付旭輝，方春恩，薛濤，黃雷超，陳軍平

（1.西華大學電氣與電子信息學院，四川 成都 610039；2.成都旭光電子股份有限公司，四川 成都 610500）

隨著中國經(jīng)濟和科技的不斷發(fā)展與進步，大量非線性和沖擊性負荷負載不斷增加，電能質量問題日趨嚴重，電壓暫降和短時斷電成為最主要的問題[1-3]。尤其醫(yī)療和IT行業(yè)等敏感負荷對電能質量要求極高，電壓暫降或短時斷電都可能造成巨大的經(jīng)濟損失，目前固態(tài)切換開關（solid state transfer switch，SSTS）[4-5]是解決電壓暫降和短時斷電等電能質量問題最有效的手段之一。

SSTS切換時觸發(fā)晶閘管閥體是一個核心問題。目前晶閘管觸發(fā)主要以光電觸發(fā)為主[6-11]。文獻[8]介紹了一種五脈沖晶閘管閥光電觸發(fā)電子板，詳細介紹了晶閘管光電觸發(fā)電子板的結構和功能，但只是仿真驗證其設計電路功能。文獻[9]介紹了一種三脈沖晶閘管閥光電觸發(fā)電子板，其邏輯回路采用傳統(tǒng)邏輯模塊實現(xiàn)，未考慮晶閘管在恢復階段的過電壓保護。文獻[10]介紹兩種不同的晶閘管觸發(fā)控制單元，分析了兩種觸發(fā)控制單元的功能及電路差異，但未給出具體實現(xiàn)過程。文獻[11]提到了一種SSTS觸發(fā)控制單元，該文獻只是簡單地介紹SSTS觸發(fā)控制單元的組成結構，并未給出具體的電路及觸發(fā)實現(xiàn)。

為此，本文設計了一種新的固態(tài)切換開關觸發(fā)控制單元（trigger control unit，TCU），該觸發(fā)控制單元能很好地觸發(fā)固態(tài)切換開關晶閘管閥體。首先介紹觸發(fā)控制單元結構組成，其次介紹觸發(fā)控制單元中重要模塊邏輯回路、過電壓保護電路、電壓檢測回路的原理功能，最后通過仿真和實驗驗證觸發(fā)控制單元的功能，仿真和實驗都證明該觸發(fā)控制單元的可靠性和正確性。

1 固態(tài)切換開關結構原理

1.1 固態(tài)切換開關結構

圖1為固態(tài)切換開關結構原理圖，其主要由主電源、后備電源、晶閘管閥和動靜態(tài)均壓電阻電容構成。圖中，PS1和PS2為快速機械開關，TH1和TH2為反并聯(lián)的晶閘管閥，RP1和RP2分別為TH1和TH2的晶閘管的靜態(tài)均壓電阻，CS1及RS1為TH1的動態(tài)均壓電容和電阻，CS2及RS2為TH2的動態(tài)均壓電容和電阻。

圖1 固態(tài)切換開關原理圖Fig.1 Schematic diagram of solid transfer state switch

1.2 固態(tài)切換開關工作原理

當系統(tǒng)正常運行時，主電源通過機械開關PS1向負載供電，此時PS1處于閉合狀態(tài)，PS2處于斷開狀態(tài)，晶閘管閥TH1和TH2均處于關斷狀態(tài)。當檢測到主電源故障時，PS1斷開同時觸發(fā)晶閘管閥TH1，PS1斷開產(chǎn)生的電弧電壓因晶閘管閥的導通而熄滅，電流轉移到晶閘管支路同時撤銷觸發(fā)命令，晶閘管閥因電流自然過零而關斷。然后再觸發(fā)晶閘管閥TH2，TH2導通后閉合機械開關PS2，TH2導通后兩端電壓壓降很小，PS2閉合也不會產(chǎn)生電弧。此時系統(tǒng)由備用電源供電。反之亦然，當主電源恢復正常后，又從備用電源切換至主電源。

2 固態(tài)切換開關觸發(fā)控制單元

2.1 觸發(fā)控制單元結構圖及功能

圖2為固態(tài)切換開關觸發(fā)控制單元的結構原理圖。其主要由電源監(jiān)視模塊、電壓檢測回路、du/dt檢測回路、邏輯回路、脈沖放大回路、過電壓保護電路、光接收器和光發(fā)射器組成。

圖2 觸發(fā)控制單元結構原理圖Fig.2 Schematic diagram of trigger control unit structure

固態(tài)切換開關觸發(fā)控制單元主要功能如下：

1）接收來自觸發(fā)系統(tǒng)的脈沖編碼信號，通過光接受器將光信號轉變成電信號，最后通過邏輯回路和觸發(fā)回路生成脈沖觸發(fā)信號用以觸發(fā)晶閘管。

2）當正常觸發(fā)失敗后，有后備觸發(fā)保證晶閘管能再次觸發(fā)而不會承受過電壓燒毀。

3）在不同工作階段能產(chǎn)生不同的回報信號，通過光發(fā)射器發(fā)送給控制系統(tǒng)，從而監(jiān)控晶閘管閥體和觸發(fā)控制單元是否正常。

2.2 邏輯回路

邏輯回路是觸發(fā)控制單元的核心部分。邏輯回路采用復雜可編程器件（complex programmin logic device，CPLD）芯片和Verilog硬件描述語言代替?zhèn)鹘y(tǒng)的邏輯硬件模塊，比傳統(tǒng)的邏輯硬件模塊具有更低的延時和更高的效率。整個觸發(fā)過程在時序上可以分為四個不同的階段。邏輯回路觸發(fā)控制時序如圖3所示。

圖3 邏輯回路觸發(fā)控制時序圖Fig.3 Logic circuit trigger control sequence diagram

第一階段：晶閘管閥觸發(fā)階段。當晶閘管電壓檢測回路檢測到晶閘管兩端正向電壓超過設定的電壓動作值，并且能夠在50 μs內連續(xù)收到觸發(fā)單元送來的兩個單脈沖即雙脈沖（double pulses，DP）信號[12]，則晶閘管觸發(fā)控制單元將產(chǎn)生一個觸發(fā)脈沖，該觸發(fā)脈沖經(jīng)過脈沖放大回路放大用于觸發(fā)晶閘管導通。如果在晶閘管觸發(fā)階段，晶閘管觸發(fā)控制單元的正常觸發(fā)通道損壞，觸發(fā)控制單元不能產(chǎn)生晶閘管觸發(fā)脈沖時，只要晶閘管兩端的正向電壓大于過電壓保護電路的動作值，則過電壓保護電路將動作輸出高電平，該高電平電壓一方面直接作用于晶閘管門極觸發(fā)晶閘管導通，防止晶閘管承受過電壓損壞，另一方面送到邏輯回路，此時邏輯回路輸出一個回報脈沖信號，該回報脈沖信號經(jīng)過光發(fā)射器返回到控制系統(tǒng)，表明過電壓保護動作。

第二階段：晶閘管負電壓檢測階段。在觸發(fā)控制單元收到觸發(fā)系統(tǒng)送來的第一個單脈沖SP1時進入負向電壓檢測階段。當晶閘管兩端的電壓小于負電壓設定值，則觸發(fā)控制單元將發(fā)出一個負電壓建立回報脈沖信號UNEG，該UNEG信號通過光發(fā)射器送到控制系統(tǒng)。在控制系統(tǒng)收到回報信號UNEG后，控制系統(tǒng)中的晶閘管監(jiān)測系統(tǒng)（thyristor monitoring，TM）便開始累計信號UNEG的個數(shù)，當TM計數(shù)到一個晶閘管閥內UNEG的個數(shù)超過設定值時，觸發(fā)系統(tǒng)發(fā)出第二個單脈沖SP2并通過光接收器送到觸發(fā)控制單元。該單脈沖信號SP2用于結束晶閘管負壓檢測[12-13]。

第三階段：晶閘管du/dt檢測階段。在觸發(fā)控制單元收到觸發(fā)系統(tǒng)送來的第二個單脈沖SP2信號時進入晶閘管du/dt檢測階段。當晶閘管兩端的du/dt超過設定值時du/dt檢測回路動作輸出一個高電平脈沖送到邏輯回路，邏輯回路發(fā)出脈沖觸發(fā)信號用于觸發(fā)晶閘管重新導通，同時通過光發(fā)射器給控制系統(tǒng)返回一個du/dt脈沖回報信號。晶閘管監(jiān)測系統(tǒng)累計每個閥中晶閘管du/dt動作的個數(shù)，若超過設定的du/dt動作個數(shù)，將由晶閘管監(jiān)測系統(tǒng)啟動觸發(fā)系統(tǒng)產(chǎn)生一個雙脈沖DP，經(jīng)光接收器送到晶閘管觸發(fā)控制單元后去觸發(fā)閥中的所有晶閘管導通[13]。若晶閘管du/dt動作的個數(shù)小于設定值，TM僅累計閥中du/dt的動作數(shù)目，觸發(fā)控制單元不再重新觸發(fā)整個晶閘管閥導通。

第四階段：晶閘管狀態(tài)檢測階段。在觸發(fā)控制單元收到觸發(fā)系統(tǒng)送來第三個單脈沖SP3信號時進入晶閘管狀態(tài)檢測階段。該階段將檢測晶閘管是否損壞，在第二個單脈沖SP2后，經(jīng)過固定的延時，觸發(fā)系統(tǒng)將產(chǎn)生第三個單脈沖SP3，該單脈沖SP3經(jīng)光接收器將其轉換為電信號，并送到觸發(fā)控制單元上的邏輯回路分析后，觸發(fā)控制單元會發(fā)出一個回報脈沖信號，該回報脈沖信號經(jīng)光發(fā)射器送回到控制系統(tǒng)。如果控制系統(tǒng)接收不到該回報脈沖信號，則認為是晶閘管發(fā)生了故障。

2.3 過電壓保護電路

過電壓保護電路可以在晶閘管正常觸發(fā)通道損壞后作為后備觸發(fā)電路，保證晶閘管在觸發(fā)階段能正常導通，以免晶閘管遭受過電壓而損壞。傳統(tǒng)晶閘管過電壓保護采用擊穿二極管（break over diode，BOD）進行保護[14-17]，高電壓等級的保護需要多個BOD的串聯(lián)使用，占用體積大，BOD隨溫度變化，動作值也會變化，影響保護動作值的穩(wěn)定性。本文設計了一種過電壓保護電路，該電路具有結構簡單，保護動作值穩(wěn)定的優(yōu)點，如圖4所示。

圖4 過電壓保護電路原理圖Fig.4 Schematic of overvoltage protection circuit

圖4中Th為晶閘管，Com1為電壓比較器，過電壓保護動作閾值為

式中：Rp為晶閘管靜態(tài)均壓電阻；Ra為分壓電阻；Uf1為電壓比較器的基準電壓。

由圖4可知，晶閘管兩端的電壓由靜態(tài)均壓電阻Rp和電阻Ra分壓，改變Ra的值可以得到不同過電壓保護動作值。當Ra上的電壓高于比較器基準電壓Uf1，比較器輸出端將變?yōu)楦唠娖健Ｔ摳唠娖街苯幼饔糜诰чl管門極觸發(fā)晶閘管導通，同時邏輯回路收到過電壓保護的高電平信號，并將發(fā)出一個回報脈沖信號，表明過電壓保護電路動作。

2.4 電壓檢測回路

電壓檢測回路的主要功能是檢測晶閘管兩端的電壓，當晶閘管兩端電壓變化，電壓檢測回路在不同階段提供電平信號給邏輯回路，邏輯回路輸出相應的回報脈沖信號和觸發(fā)脈沖信號。其中，Rp為晶閘管靜態(tài)均壓電阻，兼做電壓檢測回路的分壓電阻。電壓檢測回路分為正向電壓檢測和負向電壓檢測兩種工作情況。電壓檢測回路如圖5所示。圖5中，Q為邏輯回路輸出，正向檢測時輸出為0 V，負向電壓檢測時為+10 V。

圖5 電壓檢測回路原理圖Fig.5 Schematic diagram of voltage detection circuit

正向電壓檢測時，電阻 R1，R2，R3相當于并聯(lián)，晶閘管兩端電壓由靜態(tài)均壓電阻Rp和R1，R2，R3并聯(lián)后的電阻串聯(lián)分壓。C1電容很小，可忽略不計。R1，R2，R3并聯(lián)后等效電阻為

正向電壓檢測動作值為

式中：Uf2為電壓比較器基準值。

負向電壓檢測時，二極管V2承受反向電壓而關斷，R2與檢測電路斷開，負向電壓動作值為

3 仿真分析

3.1 邏輯回路仿真

在QuartusⅡ仿真軟件中采用Verilog硬件描述語言仿真驗證邏輯回路的正確性。仿真驗證了正常觸發(fā)、過電壓保護動作觸發(fā)和du/dt保護動作觸發(fā)三種不同時序波形的情況。

仿真結果如圖6～圖8所示。圖6～圖8中rst為邏輯芯片的復位信號，clk為時鐘信號，dudt為晶閘管兩端電壓的變化率，pulse為脈沖編碼信號，u為電壓檢測回路的輸出，Ubo為過電壓動作信號，chufa和huibao分別為邏輯回路輸出的觸發(fā)脈沖信號和回報脈沖信號。

圖6 正常觸發(fā)波形Fig.6 Waveforms of normal trigger

圖7 過電壓保護動作波形Fig.7 Waveforms of overvoltage protection action

圖8 du/dt動作波形Fig.8 Waveforms of du/dt action

由圖6可知，邏輯回路接收到觸發(fā)系統(tǒng)的雙脈沖信號就會發(fā)出一個觸發(fā)脈沖信號，該觸發(fā)信號經(jīng)脈沖放大電路放大，觸發(fā)晶閘管導通。圖7為正常觸發(fā)通道損壞，晶閘管兩端電壓不斷增加到達閾值，邏輯回路接收到過電壓保護動作信號，發(fā)出一個回報脈沖信號。圖8為晶閘管恢復階段，dudt檢測電路動作，晶閘管兩端電壓變化率超過動作值，邏輯回路發(fā)出一個觸發(fā)脈沖信號用于重新導通晶閘管，并返回一個回報脈沖信號給觸發(fā)系統(tǒng)。

3.2 過電壓保護電路仿真

基于Saber仿真軟件搭建了過電壓保護電路仿真模型。仿真模型與過電壓保護原理圖一致，靜態(tài)均壓電阻Rp為100 kΩ，電壓比較器基準電壓值為5 V，Ra為112 Ω，仿真結果如圖9所示。

由圖9可知，在2.68 ms左右時晶閘管兩端電壓超過4 500 V，電壓比較器輸出高電平，晶閘管門極獲得過電壓保護電路動作的高電平信號，晶閘管導通，晶閘管兩端的電壓降為0 V，比較器輸出變?yōu)榈碗娖健?/p>

圖9 過電壓保護仿真波形Fig.9 Simulation waveform of overvoltage protection

3.3 電壓檢測回路仿真

基于Saber仿真軟件搭建了電壓檢測回路仿真模型。設置電源電壓幅值300 V、頻率50 Hz，靜態(tài)均壓電阻Rp為100 kΩ，電阻R1為5 000 Ω，R2為 8 000 Ω，R3為100 kΩ，電容C1為120 pF，比較器基準電壓Uf2為5 V。脈沖電源在10 ms時為+10 V，模擬負壓檢測階段，仿真結果如圖10所示。

圖10 電壓檢測仿真波形Fig.10 Simulation waveforms of voltage detection

由圖10可知，約在1.98 ms時晶閘管兩端電壓達到170 V左右，電壓比較器達到動作值，比較器輸出高電平，此時晶閘管門極得到觸發(fā)脈沖，晶閘管導通，其兩端電壓降為0 V，比較器輸出變?yōu)榈碗娖健Ｔ?0 ms時，電壓檢測進入負向電壓檢測階段，電壓比較器輸入電壓突變?yōu)?0 V，電壓比較器輸出高電平。當晶閘管兩端電壓降低到-80 V左右時，比較器輸出由高電平變成低電平。在第三階段時，當晶閘管兩端電壓上升到-50 V左右時，比較器又輸出高電平。

4 實驗驗證

為驗證所設計固態(tài)切換開關觸發(fā)控制單元的正確性，搭建了觸發(fā)實驗平臺，實驗采用了中國中車型號為KPX-1300-65的晶閘管，其斷態(tài)不重復峰值電壓UDSM為5 600 V，電壓比較器型號為LM339，邏輯回路采用Alter公司型號為EPM1270F256I5的芯片，靜態(tài)均壓電阻為100 kΩ，動態(tài)均壓電阻和動態(tài)均壓電容分別為30 Ω和1 μF，觸發(fā)控制單元采用直流電源供電，其余各電路參數(shù)與仿真參數(shù)一致。觸發(fā)實驗平臺如圖11所示，限于實驗條件，在低壓條件完成了正常觸發(fā)的實驗。

圖11 觸發(fā)實驗平臺Fig.11 Trigger experiment platform

圖12～圖14分別為控制系統(tǒng)發(fā)出的脈沖編碼信號、邏輯回路輸出的正常觸發(fā)脈沖信號及回報脈沖信號。圖12為第一階段雙脈沖波形，脈沖寬度為 3 μs，兩個脈沖的間隔為30 μs，滿足雙脈沖條件能準確觸發(fā)晶閘管導通。邏輯回路收到雙脈沖信號，輸出一個脈寬為10 μs，幅值為3.3 V的觸發(fā)信號，如圖13所示，觸發(fā)信號經(jīng)脈沖放大回路放大，用于晶閘管的門極觸發(fā)導通。在觸發(fā)第二階段和第四階段都能收到正常的脈沖回報信號，回報信號脈沖寬度也為10 μs，如圖14所示。

圖12 脈沖編碼波形Fig.12 Waveform of pulse coding

圖13 觸發(fā)信號波形Fig.13 Waveform of trigger single

圖14 回報信號波形Fig.14 Waveform of return signal

圖15為觸發(fā)信號經(jīng)脈沖放大回路放大的晶閘管門極觸發(fā)脈沖波形，脈沖寬度50 μs左右，脈沖穩(wěn)態(tài)幅值6.2 V，尖端峰值為7.63 V，以確保能準確觸發(fā)晶閘管開通。圖16為晶閘管兩端電壓波形，在晶閘管兩端電壓超過電壓設定閾值170 V左右時，晶閘管同時收到觸發(fā)脈沖信號，此時晶閘管導通，電壓降至約為0 V左右。

圖15 晶閘管門極觸發(fā)脈沖波形Fig.15 Waveform of thyristor gate trigger pulse

圖12～圖16實驗結果表明該觸發(fā)控制單元功能的準確性和正確性。

圖16 晶閘管電壓波形Fig.16 Waveform of thyristor voltage

5 結論

設計了一種固態(tài)切換開關觸發(fā)控制單元，分析了該觸發(fā)控制單元的結構組成及工作原理，給出了其核心模塊邏輯回路工作時序流程及工作原理，給出過電壓保護電路、電壓檢測回路的工作原理及設計參數(shù)，并對該觸發(fā)控制單元進行仿真和實驗驗證，仿真和實驗結果表明其能很好地觸發(fā)固態(tài)切換開關晶閘管閥體，并能很好地監(jiān)視固態(tài)切換開關閥體中晶閘管和觸發(fā)控制單元的狀態(tài)。