基于標(biāo)準(zhǔn)CMOS工藝的光電浮柵突觸研究

謝?生，高旭斌，毛陸虹

基于標(biāo)準(zhǔn)CMOS工藝的光電浮柵突觸研究

謝?生1, 2，高旭斌1，毛陸虹3

(1. 天津大學(xué)微電子學(xué)院，天津 300072；2. 天津市成像與感知微電子技術(shù)重點(diǎn)實(shí)驗(yàn)室，天津 300072；3. 天津大學(xué)電氣自動化與信息工程學(xué)院，天津 300072)

作為神經(jīng)形態(tài)視覺感知系統(tǒng)的基本單元，光電突觸需實(shí)現(xiàn)光敏和突觸雙重功能．本文基于TSMC 180nm標(biāo)準(zhǔn)CMOS工藝提出了一種由兩個PMOS晶體管構(gòu)建的光電浮柵突觸結(jié)構(gòu)，并利用浮柵電壓表征突觸權(quán)重．其中，一個PMOS管工作在光電混合模式，在光信號和電信號的刺激下，突觸的浮柵電壓分別呈現(xiàn)增加和降低特性，以此實(shí)現(xiàn)突觸的興奮性和抑制性功能；另一個PMOS管工作在隧穿模式，并通過Fowler-Nordheim(FN)隧穿機(jī)制修正突觸權(quán)重．基于光電浮柵突觸的電路模型，設(shè)計了用于像素識別的單元電路，搭建了3×3的像素陣列，并分析了無噪聲和有噪聲兩種情形下的二值圖像“＋”識別．仿真結(jié)果表明，在基礎(chǔ)光強(qiáng)為0mW/cm2和75mW/cm2的無噪情形和引入0.5mW/cm2噪聲的有噪情形下，所設(shè)計的光電浮柵突觸均可實(shí)現(xiàn)二值圖像識別，并具有一定的抗噪聲能力．

神經(jīng)形態(tài)計算；CMOS；光電突觸；浮柵；突觸權(quán)重

為了突破傳統(tǒng)馮·諾伊曼計算機(jī)架構(gòu)帶來的數(shù)據(jù)傳輸瓶頸，實(shí)現(xiàn)信息存儲與處理融合的新型計算機(jī)體系架構(gòu)，研究者將關(guān)注點(diǎn)投向神經(jīng)形態(tài)計算領(lǐng)??域[1-2]．使用新興的非易失性阻變器件(或憶阻器)模擬生物突觸功能已成為通向神經(jīng)形態(tài)計算的關(guān)鍵技術(shù)[3]．但大多數(shù)憶阻器由特殊材料和定制工藝制造，缺乏統(tǒng)一的制備工藝流程，且與目前的主流CMOS工藝不兼容，這使得基于憶阻器的商業(yè)產(chǎn)品缺乏CMOS集成[4]．另外，現(xiàn)有憶阻器的商業(yè)化也受到諸如工藝一致性和泄漏電流路徑等可靠性問題的限?制[4-6]．因此，急需尋找一種可商業(yè)化的神經(jīng)形態(tài)替代方案．

浮柵MOS器件具有和類似憶阻器件的非易失性，故在神經(jīng)形態(tài)計算領(lǐng)域受到廣泛關(guān)注[7-11]. 1992年，基于浮柵的MOS神經(jīng)元被首次提出，并實(shí)現(xiàn)了加權(quán)求和等簡單的生物神經(jīng)元操作[8]．此后，浮柵器件以多種方式應(yīng)用于神經(jīng)形態(tài)計算，實(shí)現(xiàn)了諸如LTP/LTD、STDP等復(fù)雜的突觸學(xué)習(xí)規(guī)則[7,9]．此外，具有憶阻工作模式的浮柵突觸器件也被提出，作為神經(jīng)形態(tài)系統(tǒng)中替代兩端憶阻器件的潛在方案[10-11].然而，這些神經(jīng)形態(tài)應(yīng)用均采用雙多晶硅工藝，與標(biāo)準(zhǔn)CMOS工藝相比，存在制造周期長、良率低和成本高等問題[12]．

人類70%以上的信息源于視覺，光信號在生物感知系統(tǒng)中起著至關(guān)重要的作用[13]，故研究光感應(yīng)的人工突觸在類腦神經(jīng)形態(tài)系統(tǒng)具有重要意義，是邁向神經(jīng)形態(tài)視覺和人工智能的關(guān)鍵一步，但目前受光激勵響應(yīng)的浮柵突觸器件研究甚少．

針對上述問題，本文提出了一種可在商業(yè)化的CMOS工藝平臺上制造的浮柵突觸器件，同時引入光信號，實(shí)現(xiàn)突觸的光響應(yīng)．利用浮柵電壓表征突觸權(quán)重，在光刺激和電刺激的作用下，實(shí)現(xiàn)突觸連接強(qiáng)度的增強(qiáng)和抑制．基于提出的光電浮柵突觸，設(shè)計了對應(yīng)的像素識別單元和陣列，完成了二值圖像“＋”的識別．

1?光電浮柵突觸設(shè)計

圖1給出了基于TSMC 180nm標(biāo)準(zhǔn)CMOS工藝構(gòu)建的浮柵型光電突觸．該突觸由兩個PMOS晶體管構(gòu)成，其中一個為光電混合模式的光感應(yīng)晶體管，另一個為電操控的隧穿晶體管，二者的柵極相連并與其余部分隔離，形成浮柵．因浮柵可長期存儲電荷，故采用浮柵電勢作為突觸權(quán)重．光感應(yīng)管M1由光電二極管與PMOS管組合構(gòu)成，其中光電二極管利用N阱與P型襯底形成的縱向PN結(jié)實(shí)現(xiàn)；PMOS晶體管的源和漏短接，用做MOS電容器．為避免入射光信號的干擾，除M1的N 阱上方區(qū)域外，其余部分皆用遮光金屬覆蓋．在光脈沖的照射下，光電二極管產(chǎn)生的脈沖電流對MOS電容充電，所以M1的柵極電勢隨光脈沖改變．隧穿晶體管M2的源、漏和阱短接，且外接隧穿電壓tun，利用FN隧穿效應(yīng)對浮柵進(jìn)行電子注入和擦除，實(shí)現(xiàn)突觸權(quán)重的雙向修正．根據(jù)電容分壓原理，M1的電容M1應(yīng)大于M2的電容M2，以使tun的大部分壓降落在M2的兩端，利于電子隧穿．文獻(xiàn)[12]中指出M1∶M2＞3∶1時，F(xiàn)N隧穿顯著．由于M1和M2主要取決于MOS管的柵電容，設(shè)計不同的柵面積即可確定二者的電容比．取M1和M2的寬/長分別為6μm/6μm和2μm/2μm，則二者的電容比值約為9∶1，滿足設(shè)計要求．綜上所述，由M1積累電荷和M2隧穿電荷共同決定的浮柵電勢fg[7, 9]為

式中：IP為光響應(yīng)電流；為浮柵總電容；Q為隧穿效應(yīng)導(dǎo)致的浮柵電荷改變量．

為了建立光脈沖和電流響應(yīng)間的關(guān)系，利用器件仿真軟件對光感應(yīng)晶體管建模，所用工藝參數(shù)如表1所示．當(dāng)施加光波長為900nm、光強(qiáng)度為35mW/cm2、寬度為1ms的光脈沖時，光感應(yīng)管的響應(yīng)電流如圖2(a)所示．在毫秒光脈沖信號的激勵下，光電流隨時間保持良好的脈沖響應(yīng)．圖2(b)所示為不同光強(qiáng)脈沖所對應(yīng)的電流響應(yīng)．由圖可見，光電流幅度隨光強(qiáng)近似線性增長．這對調(diào)節(jié)突觸權(quán)重非常關(guān)鍵．

表1?TSMC180nm CMOS 技術(shù)的工藝參數(shù)

Tab.1 Process parameters of the TSMC 180nm CMOS technology

圖2?光電流隨時間和光強(qiáng)度的變化

2?突觸權(quán)重的調(diào)節(jié)

雖然通過器件仿真可獲得光脈沖信號和電流響應(yīng)的關(guān)系，但無法直接測量脈沖電流對浮柵電壓，即突觸權(quán)重的影響．為此，在Cadence環(huán)境中搭建了如圖3所示的光電浮柵突觸的電路結(jié)構(gòu)，研究突觸權(quán)重的變化機(jī)制．在仿真過程中，使用等效的電流脈沖替代施加于M1的光脈沖信號．

圖3?光電突觸的電路結(jié)構(gòu)

在生物突觸中，突觸后膜上的受體接收突觸前膜釋放的神經(jīng)遞質(zhì)，使突觸權(quán)重增大或減少，這是突觸的興奮性和抑制性．連續(xù)的興奮或抑制刺激可進(jìn)一步促成突觸可塑性．光電浮柵突觸在光刺激和電刺激的組合作用下，可模擬突觸行為并實(shí)現(xiàn)光增強(qiáng)和電抑制．圖4分別展示了光脈沖(即正電流脈沖)和負(fù)電流脈沖對浮柵電壓的調(diào)制結(jié)果．浮柵對脈沖信號有“積分”特性，其中光脈沖使浮柵電壓增大，即突觸權(quán)重增加，可看作興奮性脈沖；負(fù)電流脈沖使浮柵電壓減小，即突觸權(quán)重減小，可看作抑制性脈沖．浮柵電壓在連續(xù)刺激下增強(qiáng)或降低，并最終趨于穩(wěn)定，這與生物突觸在連續(xù)刺激下的飽和現(xiàn)象是一致的．

圖4?Vtun＝1.0V時，突觸的光增強(qiáng)和電抑制

圖5所示為FN隧穿對浮柵電勢的影響．當(dāng)施加正向隧穿電壓時，M2管形成由阱指向柵極的強(qiáng)電場，電子從浮柵隧穿到阱，等效于浮柵積累正電荷，電勢升高；反之，電子從阱隧穿到浮柵，電勢降低．在隧穿過程中，M2管兩端的電壓差逐漸減小，故隧穿效應(yīng)也趨于緩和，如圖5中浮柵電壓的變化所示．這可以作為突觸權(quán)重的一種修正方案，例如突觸權(quán)重被無關(guān)變量影響且增強(qiáng)時，可以施加負(fù)偏壓來抵消這一誤差，反之亦可．

圖5?隧穿效應(yīng)對突觸權(quán)重的影響

生物突觸在接收刺激后，突觸權(quán)重會逐漸恢復(fù)到初始狀態(tài)．光電浮柵突觸的復(fù)位則通過光信號和電信號的交替刺激實(shí)現(xiàn)．圖6給出了光電浮柵突觸權(quán)重在連續(xù)刺激下的復(fù)位操作．當(dāng)施加光脈沖刺激時，浮柵電壓升高，隨后在負(fù)電流脈沖的刺激下，浮柵電壓降低，回到初始狀態(tài)．通過此特性可擦除浮柵中存儲的信息，使突觸權(quán)重復(fù)位．

圖6?突觸權(quán)重的復(fù)位操作

3?圖像識別

光電突觸作為神經(jīng)形態(tài)視覺感知的基本單元，在圖像識別和模式分類等領(lǐng)域具有廣闊的應(yīng)用前景.本節(jié)基于前面提出的光電突觸，設(shè)計用于圖像識別的視覺傳感陣列．

將圖7(a)所示的3í3像素的二值圖像“＋”作為識別目標(biāo)，其中各像素定義為P(和分別表示行和列)．圖像的每個像素由光電浮柵突觸與比較器構(gòu)成的閾值電路識別，如圖7(b)所示．其中，比較器由M3～M8晶體管構(gòu)成，電壓th是與浮柵電壓比較的“閾值”，設(shè)定為1.2V；電壓bias控制比較器的偏置電流，設(shè)定為1.6V．光電突觸的浮柵電壓驅(qū)動比較器，輸出代表邏輯“1”和“0”的高低電平．圖像識別的具體過程如下．

圖7?二值圖像及像素識別單元

首先，光脈沖照射對應(yīng)的光電突觸將光信號轉(zhuǎn)換為電壓并存儲到浮柵；然后浮柵電壓驅(qū)動比較器，并與閾值電壓比較．若光脈沖感應(yīng)的浮柵電壓大于th，則比較器的輸出out升至接近dd的高電平，即輸出邏輯“1”，代表白像素的識別成功；若浮柵電壓低于th，則out保持低電平，即輸出邏輯“0”，代表黑像素識別成功．本文采用不同強(qiáng)度的光脈沖定義黑/白像素．

為識別二值圖像“＋”，搭建了如圖8(a)所示的3×3像素陣列，其與圖像像素規(guī)模相同．在Cadence中實(shí)現(xiàn)整體電路設(shè)計，并令各像素單元中M2管的隧穿電壓均為0.5V，M1管輸入與光強(qiáng)對應(yīng)的電流脈沖. 在無噪聲情況下，黑白像素的光強(qiáng)分別設(shè)定為0和75mW/cm2．在完成各像素判決后，使用Matlab合成所有像素的輸出，結(jié)果如圖8(a)右側(cè)圖像所示，所設(shè)計像素陣列可成功識別二值圖像“＋”．為了模擬真實(shí)應(yīng)用場景，本文也分析了像素陣列存在噪聲的情況．其中，定義黑像素12的基礎(chǔ)光強(qiáng)為0mW/cm2，像素21、22、23和32在基礎(chǔ)光強(qiáng)上依次增加0.5mW/cm2；定義白像素11的基礎(chǔ)光強(qiáng)度為75mW/cm2，像素13、31和33也在基礎(chǔ)光強(qiáng)上依次增加0.5mW/cm2．將器件仿真軟件得到的不同光強(qiáng)對應(yīng)的電流脈沖輸入像素陣列電路，即可獲得各像素的仿真結(jié)果，如圖8(b)所示．由圖8可見，與黑像素對應(yīng)的識別單元輸出近似為0V的低電平，而與白色像素對應(yīng)的識別單元輸出接近dd的高電平，光噪聲并未對圖像識別造成影響．這說明本文設(shè)計的基于光電突觸的像素陣列可實(shí)現(xiàn)圖像識別，并具有良好的抗噪聲性能．

圖8?圖像識別陣列及結(jié)果

4?結(jié)?語

基于TSMC 180nm CMOS工藝，設(shè)計了一種光電浮柵突觸．器件使用光敏二極管感應(yīng)光信號，利用浮柵電荷調(diào)節(jié)突觸權(quán)重，實(shí)現(xiàn)了突觸的光增強(qiáng)、電抑制和復(fù)位功能．在此基礎(chǔ)上，搭建了3×3的視覺傳感陣列，在無噪和有噪兩種情況下，均成功實(shí)現(xiàn)了二值圖像“＋”識別．與傳統(tǒng)雙多晶硅CMOS工藝的浮柵突觸相比，本文提出的光電突觸具有成本低、可靠性高和抗干擾等優(yōu)點(diǎn)，有望在圖像識別領(lǐng)域獲得廣泛應(yīng)用．

［1］ Yu Z，Abdulghani A M，Zahid A，et al. An overview of neuromorphic computing for artificial intelligence enabled hardware-based hopfield neural network[J]. IEEE Access，2020，8：67085-67099.

［2］ Katumba A，F(xiàn)reiberger M，Laporte F，et al. Neuromorphic computing based on silicon photonics and reservoir computing[J]. IEEE Journal of Selected Topics in Quantum Electronics，2018，24(6)：1-10.

［3］ Mohan C，Camu?as-Mesa L A，Vianello E，et al. Neuromorphic low-power inference on memristive crossbars with on-chip offset calibration[J]. IEEE Access，2021，9：38043-38061.

［4］ Danial L，Pikhay E，Herbelin E，et al. Two-terminal floating-gate transistors with a low-power memristive op-eration mode for analogue neuromorphic computing[J]. Nature Electronics，2019，2：596-605.

［5］ Adam G C，Khiat A，Prodromakis T. Challenges hindering memristive neuromorphic hardware from going mainstream[J]. Nature Communications，2018，9(1)：5267.

［6］ Rajendran B，Alibart F. Neuromorphic computing based on emerging memory technologies[J]. IEEE Journal on Emerging and Selected Topics in Circuits and Systems，2016，6(2)：198-211.

［7］ Pankaala M，Laiho M，Hasler P. Compact floating-gate learning array with STDP[C]//2009 International Joint Conference on Neural Networks. Atlanta，USA，2009：2409-2415.

［8］ Shibata T，Ohmi T. A functional MOS transistor featuring gate-level weighted sum and threshold operations[J]. IEEE Transactions on Electron Devices，1992，39(6)：1444-1455.

［9］ Ramakrishnan S，Hasler P，Gordon C. Floating gate synapses with spike-time-dependent plasticity[J]. IEEE Transactions on Biomedical Circuits and Systems，2011，5(3)：244-252.

［10］ Ziegler M，Kohlstedt H. Mimic synaptic behavior with a single floating gate transistor：A memFlash synapse[J]. Journal of Applied Physics，2013，114(19)：194506.

［11］ Ziegler M，Gunther R，Kohlstedt H. Complementary floating gate transistors with memristive operation mode[J]. IEEE Electron Device Letters，2016，37(2)：186-189.

［12］ Ohsaki K，Asamoto N，Takagaki S. A single poly EEPROM cell structure for use in standard CMOS processes[J]. IEEE Journal of Solid-State Circuits，1994，29(3)：311-316.

［13］ Wang G，Wang R，Kong W，et al. Simulation of retinal ganglion cell response using fast independent component analysis[J]. Cognitive Neurodynamics，2018，12：615-624.

Photoelectric Floating-Gate Synapse Based on Standard CMOS Process

Xie Sheng1, 2，Gao Xubin1，Mao Luhong3

(1.School of Microelectronics，Tianjin University，Tianjin 300072，China；2. Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology，Tianjin 300072，China；3. School of Electrical and Information Engineering，Tianjin University，Tianjin 300072，China)

As a building block of the neuromorphic visual-perception system，both photosensitive and synaptic behavior are required for a photoelectric synapse. This paper proposes a photoelectric floating-gate synapse structure comprising two PMOS transistors based on the TSMC 180nm standard CMOS process using the floating-gate voltage to characterize the synaptic weight. The floating-gate voltage of one PMOS transistor，which operates in an opto-electric hybrid mode，increases and decreases under the stimulation of photonic and electrical signals，thus imitating the excitatory and inhibitory functions of synapses. The other one works in a tunneling mode，and the synaptic weight is modified through the Fowler-Nordheim(FN)tunneling. Based on the circuit model of the proposed photoelectric floating-gate synapse，the circuits for pixel recognition and array were designed，and the recognition processes of binary image“＋”were analyzed without/with noise. Simulation results showed that the designed photoelectric synapse of this paper could realize a binary image in a noise-free situation with basic light intensities of 0mW/cm2and 75mW/cm2in a noisy situation with the introduction of a 0.5mW/cm2noise. This demonstrates that the proposed photoelectric floating-gate synapse in this paper has a certain antinoise ability.

neuromorphic computing；CMOS；photoelectric synapse；floating-gate；synapse weight

10.11784/tdxbz202106029

TN60

A

0493-2137(2022)07-0701-05

2021-06-21；

2021-08-20.

謝?生（1978—??），男，博士，副教授，xie_sheng06@tju.edu.cn.Email：m_bigm@tju.edu.cn

高旭斌，gao_xubin1995@163.com.

國家自然科學(xué)基金資助項(xiàng)目(61774113)．

the National Natural Science Foundation of China(No. 61774113)．

(責(zé)任編輯：孫立華)