一種多路隔離輸出反激變換器的設(shè)計(jì)?

程紅麗 唐法儼 李 勇

(1.西安科技大學(xué)通信與工程信息學(xué)院，陜西 西安 710054；2.西安科技大學(xué)電氣與控制工程學(xué)院，陜西 西安 710054；3.西安恒為電氣科技有限公司，陜西 西安 710100)

目前，多路輸出電源在航空航天、新能源汽車、智能家居等許多領(lǐng)域都得到了廣泛的研究與應(yīng)用。但目前的多路輸出電源仍有較高的交叉調(diào)整率，同時(shí)存在體積大、功耗高等問題，從而降低了多路輸出電源的總體性能和使用壽命，提高了電源的成本[1－4]。

為解決上述問題，許多研究人員在電路拓?fù)浜涂刂撇呗缘确矫孢M(jìn)行了大量研究。針對(duì)電路拓?fù)浣Y(jié)構(gòu)，在單路反饋多路輸出的基礎(chǔ)上提出了加權(quán)電路[5]，這種方式的優(yōu)點(diǎn)在于以一種相對(duì)經(jīng)濟(jì)的方式提高了權(quán)重系數(shù)較高一路輸出電壓的精度，但權(quán)重系數(shù)較低的一路仍存在各種問題，于是又通過添加二次穩(wěn)壓電路來提高輔路的輸出精度和穩(wěn)定性，起初多使用線性穩(wěn)壓器[6]，不過這會(huì)使變換器整體效率下降，因此現(xiàn)在大多使用低壓差線性穩(wěn)壓器(Low Dropout Regulator，LDO)，盡可能地減小二次穩(wěn)壓電路的功耗，但在輸出電路支路較多時(shí)，仍會(huì)影響電源效率[7]；此外，單電感多輸出電源也是目前國外研究的熱門[8]，其具有體積小，成本低，電路簡單等優(yōu)點(diǎn)，具有良好的發(fā)展前景，但目前在交叉調(diào)整率和輸出效率方面依舊不夠理想[9]。針對(duì)控制策略，目前主流的控制技術(shù)是模擬芯片控制和數(shù)字處理器控制[10]兩種，采用模擬芯片控制技術(shù)可以使得電路拓?fù)浜唵?，減少電源體積，但仍然存在交叉調(diào)整率高，電源精度低等問題[11]；而數(shù)字處理器控制技術(shù)具有周期短、模塊化、寄生參數(shù)和電磁干擾小等優(yōu)點(diǎn)，常用的主輔路同步控制法[12]和基于功率分配控制法[13]都較好地改善了輸出交叉調(diào)整率，提高了電源輸出精度，但同時(shí)增加了電路的復(fù)雜性。

為了滿足某軍工電源隔離輸出和高精度的需求，設(shè)計(jì)了一種四路隔離輸出單端反激變換器，輸入電壓范圍為18V～36V，主路輸出±12V/3.5A，精度小于等于3%，輔路輸出±12V/1A，精度小于等于1%，主路與輔路不共地；電源整體效率不小于85%，交叉調(diào)整率小于等于3%。

1 系統(tǒng)組成與原理

1.1 系統(tǒng)組成

多路隔離輸出單端反激變換器系統(tǒng)組成如圖1所示。系統(tǒng)主要組成有:反激變換器、主路加權(quán)電路、輔路加權(quán)電路、LDO、加權(quán)隔離電路、脈沖寬度變調(diào)(Pulse Width Modulation，PWM)驅(qū)動(dòng)電路和四路穩(wěn)壓輸出等模塊。主、輔路通過運(yùn)放進(jìn)行正負(fù)采樣，采樣后的電壓再通過加權(quán)隔離電路實(shí)現(xiàn)加權(quán)，最后反饋到PWM 驅(qū)動(dòng)電路控制穩(wěn)定輸出，其中輔路通過LDO 進(jìn)行二次穩(wěn)壓，從而降低了交叉調(diào)整率，提高了輔路輸出精度，最終實(shí)現(xiàn)了四路穩(wěn)定輸出。

圖1 多路隔離輸出反激開關(guān)電源系統(tǒng)組成

1.2 硬件電路設(shè)計(jì)

系統(tǒng)電源的主要設(shè)計(jì)包括多路反激輸出電路、加權(quán)隔離電路和二次穩(wěn)壓電路。

1.2.1 輸出電路

四路輸出反激變換器主拓?fù)淙鐖D2 所示，由UC3844 芯片驅(qū)動(dòng)控制電路實(shí)現(xiàn)基本的穩(wěn)壓輸出；四路輸出中輔路V′o3、V′o4為相對(duì)穩(wěn)定輸出，主路Vo1、Vo2為穩(wěn)定輸出，兩主路與兩輔路不共地。

圖2 四路輸出反激變換器主拓?fù)?/p>

1.2.2 加權(quán)隔離電路

加權(quán)隔離電路主要由運(yùn)放電路和光耦隔離電路組成，如圖3 所示。運(yùn)放電路用于對(duì)主、輔路負(fù)電壓反相；光耦電路實(shí)現(xiàn)主路與輔路之間的隔離與加權(quán)，通過光耦輸出的電壓反饋到原邊控制電路。

圖3 加權(quán)隔離電路

1.2.3 二次穩(wěn)壓電路

由于輔路權(quán)重比較低，為了提高輔路輸出精度，采用LDO 進(jìn)行二次穩(wěn)壓，本次設(shè)計(jì)采用的LDO 芯片型號(hào)為LM2941、LM2991，其最低壓差分別為0.5 V、0.6 V。電路圖如圖4 所示。通過變壓器匝比設(shè)計(jì)和加權(quán)隔離電路可保證LDO 輸入輸出保持在一個(gè)低壓差范圍內(nèi)，從而降低LDO 的功耗。

圖4 二次穩(wěn)壓電路

2 電路參數(shù)設(shè)計(jì)

2.1 高頻變壓器設(shè)計(jì)

根據(jù)反激變換器變壓器的設(shè)計(jì)原則，結(jié)合輸入輸出要求，輸出功率108 W，電源效率85%，最后實(shí)驗(yàn)中變壓器采用鐵氧體材料，原邊電感量約為86.42 μH，原邊繞組匝數(shù)為16 匝，主路輸出繞組匝數(shù)和輔助電源繞組匝數(shù)為12 匝，由于輔路電壓需二次穩(wěn)壓，其電壓應(yīng)略高于最終輸出電壓，故輔路輸出繞組匝數(shù)為12.5 匝。

2.2 確定權(quán)重系數(shù)分配原則

如圖3 所示，由于Vo1與Vo2幅值相等，V′o3與V′o4幅值相等，Vf1為Vo1與Vo2等比加權(quán)后的采樣電壓，Vf2為V′o3與V′o4等比加權(quán)后的采樣電壓，則有R17、R18、R22、R23阻值相等，R19、R24阻值相等，且R19遠(yuǎn)大于R17。又因?yàn)镽z1等于Rz2，所以主輔路之間的權(quán)重系數(shù)受限流電阻Ra1和Ra2的影響，阻值小的占有更大的權(quán)重系數(shù)。綜上可知，討論采樣電壓Vf1與Vf2之間的權(quán)重系數(shù)，即考量Vo1與V′o3之間的權(quán)重系數(shù)。則有該兩路輸出電壓與加權(quán)因子的關(guān)系如下:

式中:Vref為PWM 控制器內(nèi)的參考門限電壓，K1、K3分別對(duì)應(yīng)主路和輔路輸出的加權(quán)因子。

又因?yàn)檩敵鲭妷号c反激變換器的占空比D、變壓器副邊繞組壓降和整流二極管導(dǎo)通壓降有關(guān)。

又關(guān)斷占空比為:

副邊繞組電阻引起的壓降為:

式中:Ioi(i＝1，3)為某一路的輸出電流，輸出電流紋波較小可忽略；Rgi(i＝1，3)為相應(yīng)變壓器副邊繞組電阻值。

綜上可得在一個(gè)開關(guān)周期內(nèi)，輸出電壓可表示為:

式中:Vsi(i＝1，3)為某路變壓器副邊繞組輸出的直流電壓；Vdi(i＝1，3)為相應(yīng)的副邊二極管通態(tài)壓降；Rdi(i＝1，3)為相應(yīng)的二極管等效電阻，實(shí)際很小可忽略。

定義VAi為變壓器實(shí)際輸出電壓，VBi為輸出電路上的損耗，Voi為實(shí)際輸出電壓，則有:

聯(lián)立式(1)、式(7)可求得:

根據(jù)以下公式，可以確定權(quán)重比的范圍，式中Vo(spec)min為輸出電壓所允許的下限電壓值，Vo(spec)max為輸出電壓所允許的上限電壓值。

將式(8)、式(9)代入以上不等式可以形成一個(gè)有效區(qū)間，即可求得權(quán)重系數(shù)K1、K3的取值范圍。根據(jù)性能要求，可確定上式對(duì)應(yīng)的輸出電壓范圍為:11.76 V≤Vo1≤12.24 V，12.6V≤V′o3≤13.0 V。

代入數(shù)據(jù)即可算得權(quán)重系數(shù)的取值范圍如圖5所示，最后取K1＝0.8、K3＝0.2，即主路占的權(quán)重比為80%，輔路占的權(quán)重比為20%。具體權(quán)重可在實(shí)驗(yàn)中根據(jù)實(shí)際情況進(jìn)行調(diào)配。

圖5 權(quán)重系數(shù)取值范圍圖

2.3 加權(quán)反饋電路參數(shù)設(shè)計(jì)

2.3.1 限流電阻Rai(i＝1，2)和死區(qū)負(fù)載Rzi(i＝1，2)的確定

由數(shù)據(jù)手冊(cè)可知，TL431 能承受的最大電流為100 mA，TL431 基準(zhǔn)電壓VREF為2.5 V，光耦能承受的最大電流為50 mA，發(fā)光二極管工作壓降Vd為0.65 V，光耦輸入端電流為IF，輸出端電流為IC，由式(14)可計(jì)算出限流電阻:

以主路＋12 V 輸出為例，K1為該路的權(quán)重比，由下式可知權(quán)重比與輸出電流的關(guān)系為:

因?yàn)楣怦羁沙惺茈娏饕话悴怀^50 mA，因此Iall的取值為50 mA。由上一小節(jié)計(jì)算可知，主回路的權(quán)重比K1＝80%，所以計(jì)算可得IC＝40 mA。光耦電流傳輸比CTR 的計(jì)算公式如下:

PC817 光耦的CTR 為50%～600%，由此可得主路光耦輸入端電流為6.7 mA～80 mA，代入式(14)可得，Ra1的取值范圍為110.6 Ω～1 320 Ω，選取Ra1為1.2 kΩ；同理可得Ra2的取值范圍為:467.5 Ω～5 500 Ω，選取限流電阻為4 kΩ。

Rzi(i＝1，2)為TL431 提供死區(qū)電流，TL431 的死區(qū)電流大概為0.7 mA，光耦壓差為1.5 V，則求得Rz1、Rz2的阻值為2.1 kΩ。

2.3.2 補(bǔ)償網(wǎng)絡(luò)參數(shù)Cs1、Cs2和RC的計(jì)算

反激變換器控制到輸出的傳遞函數(shù)采用了Middlebrook 簡化模型[14]，再根據(jù)極點(diǎn)零點(diǎn)補(bǔ)償器[15]可得到所設(shè)計(jì)補(bǔ)償網(wǎng)絡(luò)參數(shù)計(jì)算公式:

式中:fp0為0 dB 穿越極點(diǎn)，fep為補(bǔ)償極點(diǎn)，fez為補(bǔ)償零點(diǎn)。代入數(shù)值計(jì)算可求得主路補(bǔ)償網(wǎng)絡(luò)參數(shù)為Cs1＝4.27 nF，Cs2＝6.4 nF，RC＝1.9 MΩ；同理可得，輔路補(bǔ)償網(wǎng)絡(luò)參數(shù)為Cs1＝18.33 nF，Cs2＝3 nF，RC＝100 kΩ；

3 實(shí)驗(yàn)

3.1 系統(tǒng)仿真

在PSIM 環(huán)境下對(duì)系統(tǒng)設(shè)計(jì)進(jìn)行了仿真實(shí)驗(yàn)，輸入直流電壓為27 V，開關(guān)頻率為67 kHz，±12 V/3.5 A(Vo1、Vo2)兩主路負(fù)載為3.42 Ω，±12 V/1 A(Vo3、Vo4)兩輔路負(fù)載為12 Ω，其他元器件參數(shù)均為計(jì)算值，線性穩(wěn)壓器為自建模型。Vo1，Vo3輸出電壓仿真波形如圖6 所示，Vo2，Vo4輸出電壓仿真波形如圖7 所示。

圖6 額定負(fù)載下Vo1、Vo3輸出電壓波形

圖7 額定負(fù)載下Vo2、Vo4輸出電壓波形

由圖6 可知，Vo1輸出為11.99 V，紋波電壓大約為13.4 mV；Vo3通過低壓差線性穩(wěn)壓器輸出為11.91 V，無明顯紋波電壓。

由圖7 可知，Vo2輸出為－11.99 V，紋波電壓大約為13.1 mV；Vo4通過低壓差線性穩(wěn)壓器輸出為－11.90 V，無明顯紋波電壓。

3.2 實(shí)驗(yàn)驗(yàn)證

3.2.1 輸出電壓精度測試

實(shí)驗(yàn)中直流輸入電壓為27 V，兩主路負(fù)載為3.4 Ω，兩輔路負(fù)載為12 Ω，四路輸出結(jié)果如圖8 所示:

圖8 四路輸出電壓波形

由圖8 可知，Vo1輸出電壓為12.02 V，紋波電壓為27 mV，Vo2輸出電壓為－11.99 V，紋波電壓為28 mV，Vo3輸出電壓為12.10 V，紋波電壓為8 mV，Vo4輸出電壓為－11.90 V，紋波電壓為10 mV。

3.2.2 交叉調(diào)整率與低壓差測試

由于輔路為LDO 輸出，實(shí)驗(yàn)主要測試主路的交叉調(diào)整率和輔路LDO 輸入輸出間的壓差大小，分別改變主路負(fù)載與輔路負(fù)載，測得主路輸出電壓與輔路二次穩(wěn)壓輸入電壓如表1 所示，Rmain為主路負(fù)載，Rauxi為輔路負(fù)載。

表1 不同負(fù)載下輸出電壓測試

由表1 可以計(jì)算出主路交叉調(diào)整率為0.83%，負(fù)載調(diào)整率為1.75%；LDO 輸入輸出兩端的壓差基本保持在0.6 V～1.0 V 之間。

3.2.3 輸入調(diào)整率測試

在額定條件下，輸入電壓從18 V～36 V 之間變化，測試輸出電壓如表2 所示。

表2 輸入電壓調(diào)整率測試

由表2 可以計(jì)算出Vo1和Vo2的輸入電壓調(diào)整率均為0.25%，Vo3和Vo4不受影響。綜合負(fù)載調(diào)整率、交叉調(diào)整率和輸入電壓調(diào)整率，主路電壓精度小于2%，輔路電壓精度小于1%，很好地滿足了設(shè)計(jì)指標(biāo)。

3.2.4 電源效率

在輸入為27 V 直流且額定負(fù)載下，測得輸入電流為4.663 A，則可算得輸入功率為125.901 W，輸出功率為108 W，最后求得電源效率為85.78%，符合設(shè)計(jì)要求。

4 結(jié)論

所設(shè)計(jì)的多路隔離輸出反激變換器通過選取加權(quán)隔離電路和LDO 結(jié)構(gòu)，對(duì)加權(quán)系數(shù)和其他硬件參數(shù)進(jìn)行了詳細(xì)的分析和計(jì)算，最后完成了硬件調(diào)試，實(shí)驗(yàn)結(jié)果表明該方案具有可行性，滿足了輸出隔離以及高精度的需求。