王 妍，靳曉詩

（沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽 110870）

1 引言

在當(dāng)前集成電路的發(fā)展中，MOSFET的尺寸已縮減到10nm節(jié)點(diǎn)，這也伴隨而生了功耗、制造、物理和芯片成本等技術(shù)問題[1-2]，可重構(gòu)晶體管（RFET）便應(yīng)運(yùn)而生了。RFET可通過改變外加電壓的極性來控制溝道內(nèi)部載流子的極性,實(shí)現(xiàn)器件N型與P型之間的轉(zhuǎn)換[3]，相當(dāng)于單個(gè)器件有了兩個(gè)器件的功能，從而能夠使用更少的晶體管來實(shí)現(xiàn)功能更復(fù)雜的電路[4-6]。依據(jù)RFET特殊的工作方式，在此提出一種新型的可重構(gòu)晶體管，僅通過一個(gè)晶體管就實(shí)現(xiàn)集成電路中異或非邏輯功能[7-8]，能夠極大簡化異或非門電路的復(fù)雜度。

2 器件結(jié)構(gòu)與工作原理

與傳統(tǒng)的可RFET不同，新設(shè)計(jì)的器件采用源區(qū)和漏區(qū)雙層具有肖特基勢(shì)壘的阻擋型接觸結(jié)構(gòu)，在源區(qū)或漏區(qū)縮減至納米級(jí)尺寸時(shí)，結(jié)合柵電極的共同作用，即可使器件實(shí)現(xiàn)異或非功能。在簡化異或非門電路結(jié)構(gòu)的同時(shí)，確保集成電路在極端尺寸下可以穩(wěn)定工作。無論兩個(gè)柵極中哪個(gè)為主控柵極，哪個(gè)為輔助柵極，都可獲得更高晶體管輸出工作一致性，功耗需求也更小。

新設(shè)計(jì)器件可稱為雙肖特基勢(shì)壘型異或非可重構(gòu)場效應(yīng)晶體管（BSBRFET），其結(jié)構(gòu)圖如圖1所示。此處以N型為例，源極和漏極分別位于結(jié)構(gòu)兩側(cè)，源極為梯形結(jié)構(gòu)，位于左側(cè)，漏極為矩形，位于右側(cè)；浮動(dòng)源極為正八邊形結(jié)構(gòu)的一半，嵌在本征半導(dǎo)體中。源極、漏極和浮動(dòng)源極都直接與半導(dǎo)體接觸，形成肖特基勢(shì)壘。柵極有兩個(gè)，其一為位于中間的柵極（CG），分兩部分，隔著柵極絕緣層靠在浮動(dòng)源極右半邊的前后兩側(cè)，其長度與浮動(dòng)源極相同；另一個(gè)為兩側(cè)的柵極（PG），由四部分構(gòu)成，分別隔著柵極絕緣層靠在源極的前后兩側(cè)（長度長于源極一倍，隔著柵極絕緣層與浮動(dòng)源極左側(cè)齊平）和隔著柵極絕緣層靠在距離漏極左側(cè)5nm處的前后兩側(cè)。

圖中，LS、LD分別源和漏的長度；tox為柵極氧化物的厚度；LSF是源和浮動(dòng)源極內(nèi)硅區(qū)域的長度；LFD是浮動(dòng)源極到漏極內(nèi)硅區(qū)域的長度；LF為浮動(dòng)源極長度；WSO為源極到柵極絕緣層寬度；WSI為硅體的寬度；TSI為硅體的高度。

圖1 新設(shè)計(jì)BSBRFET結(jié)構(gòu)圖

金屬和半導(dǎo)體接觸形成肖特基勢(shì)壘。由于需要的輸出工作的一致性更高，肖特基勢(shì)壘要位于禁帶中央位置，設(shè)置為等于。以N型為例，能帶示意圖如圖2所示。

圖2 新設(shè)計(jì)BSBRFET能帶圖

如圖2(a)，主柵極PG和輔助柵極CG都處于正向偏置，電子空穴對(duì)在源極與半導(dǎo)體接觸處發(fā)生帶帶隧穿，流向中間浮動(dòng)源極處，并在浮動(dòng)源極與右側(cè)半導(dǎo)體接觸處再次發(fā)生帶帶隧穿，導(dǎo)帶中的電子流到漏極，器件從而導(dǎo)通。

如圖2(b)，主柵極PG反向偏置而輔助柵極CG仍然保持正向偏置狀態(tài)，中間由帶帶隧穿產(chǎn)生電子空穴對(duì)，然而由于主柵極反向偏置，電子流向金屬一側(cè)，在價(jià)帶留下空位，形成空穴堆積狀態(tài)；又由于正向偏置的輔助柵極產(chǎn)生勢(shì)壘阻擋，可有效防止電子流過，因此大量反向偏置漏電流在此被阻攔。

3 晶體管特性分析

為驗(yàn)證該結(jié)構(gòu)的性能，通過Silvaco TCAD軟件進(jìn)行模擬仿真，驗(yàn)證BSBRFET的特性。仿真采用的物理模型包括遷移率模型、俄歇復(fù)合模型、Shock-Read-Hall模型、帶隙變窄模型、標(biāo)準(zhǔn)帶帶隧穿模型和Boltzmann統(tǒng)計(jì)模型。

3.1 XNOR邏輯功能

在源極和漏極之間施加電勢(shì)差，通過對(duì)CG和PG同時(shí)施加負(fù)電壓，即兩個(gè)柵極同時(shí)處于“0”狀態(tài)，利用本征半導(dǎo)體的左右兩側(cè)在高電場強(qiáng)度的作用下所產(chǎn)生的隧道效應(yīng)，使得帶正電的載流子——空穴可以從源極和漏極之中處于電勢(shì)較高的一端流向電勢(shì)較低的一端，晶體管處于導(dǎo)通狀態(tài)，即“1”狀態(tài)。

在源漏極之間存在電勢(shì)差時(shí)，對(duì)CG和PG同時(shí)施加正向電壓，即同時(shí)處于“1”狀態(tài)，同樣由于隧道效應(yīng)，使得帶負(fù)電的載流子——電子可以從源極和漏極之中處于電勢(shì)較低的一端流向電勢(shì)較高的一端，晶體管處于導(dǎo)通狀態(tài)，即“1”狀態(tài)。

同樣，在源極和漏極之間施加電勢(shì)差，再對(duì)CG和PG同時(shí)施加彼此相反的電壓，即一個(gè)處于“0”狀態(tài)，一個(gè)處于“1”狀態(tài)，利用當(dāng)中處于“1”狀態(tài)下的那一個(gè)來阻擋半導(dǎo)體隧道效應(yīng)導(dǎo)致的空穴載流子流動(dòng)，同時(shí)利用處于“0”狀態(tài)的一個(gè)來阻擋半導(dǎo)體隧道效應(yīng)導(dǎo)致的電子載流子流動(dòng)，使器件處于關(guān)斷狀態(tài)，即“0”狀態(tài)。

通過上述操作，即可實(shí)現(xiàn)異或非（XNOR）邏輯功能：兩個(gè)柵極作為XNOR門的兩個(gè)輸入，漏極電流作為輸出；正電壓為“1”，負(fù)電壓為“0”；器件導(dǎo)通為“1”，截止為“0”。器件的操作類型（N或P)也取決于兩個(gè)柵極和漏極的極性。整體邏輯功能的實(shí)現(xiàn)情況如表1所示。

表1 實(shí)現(xiàn)XNOR運(yùn)算的BSBRFET狀態(tài)表

3.2 輸出特性一致性功能

傳統(tǒng)的RFET中當(dāng)兩個(gè)柵極分別作為控制柵極時(shí)，導(dǎo)通機(jī)理是不同的，其一是MOS導(dǎo)通，另一個(gè)是肖特基勢(shì)壘導(dǎo)通。MOS導(dǎo)通需要在溝道內(nèi)形成反型層，而電子在反型層具有電阻的特性，使得在小范圍內(nèi)相同電壓下的導(dǎo)通電流更小。

BSBTFET中兩個(gè)柵極分別做控制柵時(shí)，導(dǎo)通機(jī)理都是肖特基勢(shì)壘帶帶隧穿導(dǎo)通。電壓相同時(shí)，能帶彎曲程度相同，電子隧穿數(shù)量相近，導(dǎo)通電流接近，曲線輸出一致性高。

仿真最終得到一系列以柵壓作為參數(shù)的轉(zhuǎn)移特性曲線，如圖3所示。

圖3 以柵壓為參數(shù)的轉(zhuǎn)移特性仿真曲線

圖3(a)、圖3(b)所描述過程，對(duì)應(yīng)了XNOR功能的實(shí)現(xiàn)；在圖3(c)中，ID-VCG/ID-VPG曲線重疊程度高，這是因?yàn)椴徽搶?duì)于PG與CG哪一個(gè)控制門，設(shè)備的傳導(dǎo)機(jī)制都是基于肖特基勢(shì)壘的隧穿，導(dǎo)通機(jī)理相同，輸出特性就趨于一致。

4 結(jié)束語

有著全新設(shè)計(jì)結(jié)構(gòu)的雙肖特基勢(shì)壘型異或非可重構(gòu)晶體管，是對(duì)現(xiàn)有RFET產(chǎn)品的一次成功的改進(jìn)，它在單個(gè)器件結(jié)構(gòu)中完全利用肖特基勢(shì)壘隧穿效應(yīng)導(dǎo)通機(jī)制，實(shí)現(xiàn)了XNOR邏輯門功能。新設(shè)計(jì)BSBRFET的輸出工作一致性更高，同時(shí)還具有高導(dǎo)通電流、低亞閾值擺幅、小漏電流、高靈敏度和高集成度等優(yōu)點(diǎn)，具有廣闊的應(yīng)用前景。