吳建剛，楊紅霞，馬俊安，劉勝魁

（四川航天電子設(shè)備研究所，四川成都 610100）

隨著精確制導(dǎo)技術(shù)不斷發(fā)展，導(dǎo)引頭技術(shù)越來(lái)越受到重視[1]。雷達(dá)伺服系統(tǒng)是反艦導(dǎo)彈導(dǎo)引頭的重要組成部分，它對(duì)于發(fā)現(xiàn)目標(biāo)、跟蹤目標(biāo)以及精確測(cè)量目標(biāo)位置都起著重要作用，它的精度直接影響到反艦導(dǎo)彈的制導(dǎo)精度[2-3]。伺服系統(tǒng)的定位精度主要取決于角度傳感器的精度，常見(jiàn)的角位置檢測(cè)傳感器有光電編碼器、磁編碼器以及旋轉(zhuǎn)變壓器。相比于其他兩種類型的傳感器，旋轉(zhuǎn)變壓器具有耐污染、抗震動(dòng)、抗電磁干擾、壽命長(zhǎng)，在惡劣環(huán)境下可靠工作的優(yōu)點(diǎn)［4-6］。

由于旋轉(zhuǎn)變壓器直接輸出的是模擬電壓信號(hào)，需要經(jīng)過(guò)模數(shù)轉(zhuǎn)換及解碼變?yōu)閿?shù)字信號(hào)才能被處理器使用，所以，對(duì)于采用旋轉(zhuǎn)變壓器作為測(cè)角元件的伺服系統(tǒng)，模數(shù)轉(zhuǎn)換解碼電路和旋轉(zhuǎn)變壓器共同決定系統(tǒng)的定位精度。旋變解碼又稱為軸角解碼，主要有兩種方法[7-8]：一種是結(jié)合硬件調(diào)理電路，利用處理器運(yùn)行軸角轉(zhuǎn)換計(jì)算軸角；另外一種是直接使用軸角數(shù)字轉(zhuǎn)換芯片（RDC）。RDC 芯片精度較高、外圍電路簡(jiǎn)單，廣泛應(yīng)用于現(xiàn)代雷達(dá)伺服測(cè)角系統(tǒng)。目前，應(yīng)用于雷達(dá)導(dǎo)引頭伺服系統(tǒng)的旋變解碼電路普遍基于集成的RDC 芯片（AD2S1210），而該芯片驅(qū)動(dòng)能力很小，微安級(jí)的驅(qū)動(dòng)電流無(wú)法直接驅(qū)動(dòng)旋轉(zhuǎn)變壓器工作，所以，對(duì)于RDC 芯片（AD2S1210）解碼電路，后端的驅(qū)動(dòng)電路設(shè)計(jì)非常關(guān)鍵。劉偉奇等設(shè)計(jì)了基于AD2S83、AD2S99、OP279 和甲乙類放大電路組合的激磁放大電路，電路非常復(fù)雜［9］；范濤等設(shè)計(jì)了高密度主控板，但側(cè)重于軟件解碼設(shè)計(jì)，并未給出高密度RDC 設(shè)計(jì)電路[10]；郭晨霞等研究了低成本激磁電路，但主要采用分立器件來(lái)搭建[11]；魏旭來(lái)選用AD823ARZ 和TCA0372 構(gòu)成射隨緩沖，其驅(qū)動(dòng)電流可達(dá)1 A，但電路設(shè)計(jì)復(fù)雜[12]；文獻(xiàn)[13-20]研究較多的解碼驅(qū)動(dòng)電路主要為分立器件組成的多級(jí)推勉放大電路，其電路復(fù)雜、規(guī)模較大，均不利于二維伺服系統(tǒng)的工程應(yīng)用；文獻(xiàn)[21-23]采用集成運(yùn)放驅(qū)動(dòng)電路，但僅針對(duì)單軸設(shè)計(jì)；魏雅設(shè)計(jì)了雙軸解碼驅(qū)動(dòng)電路，但仍采用分立器件搭建[24]。因此，該文設(shè)計(jì)開(kāi)發(fā)了一款適用于小型雷達(dá)導(dǎo)引頭二維伺服系統(tǒng)的集成化共激磁放大電路。

1 旋轉(zhuǎn)變壓器測(cè)角原理

旋轉(zhuǎn)變壓器是一種輸出電壓隨轉(zhuǎn)子轉(zhuǎn)角變化的信號(hào)元件。當(dāng)勵(lì)磁繞組以一定頻率的交流電壓勵(lì)磁時(shí)，輸出繞組的電壓幅值與轉(zhuǎn)角成正弦、余弦函數(shù)關(guān)系或線性關(guān)系。

工程上應(yīng)用較多的是正余弦旋轉(zhuǎn)變壓器，其等效原理結(jié)構(gòu)如圖1 所示，左側(cè)初級(jí)勵(lì)磁繞組輸入勵(lì)磁電壓，右側(cè)次級(jí)感應(yīng)繞組反饋輸出兩相正交的電壓，大小與轉(zhuǎn)角成正余弦關(guān)系，故可以通過(guò)反饋正余弦電壓信號(hào)計(jì)算出其轉(zhuǎn)子位置數(shù)據(jù)。

圖1 旋轉(zhuǎn)變壓器等效原理結(jié)構(gòu)圖

其電壓換算關(guān)系為：

式中，Um為最大激磁電壓幅值；ω為激磁頻率；K為變比；φ為轉(zhuǎn)角；

由于旋轉(zhuǎn)變壓器（以下簡(jiǎn)稱旋變）直接輸出的是模擬電壓信號(hào)，所以，需要經(jīng)過(guò)模數(shù)轉(zhuǎn)換及解碼變?yōu)閿?shù)字信號(hào)供處理器使用，信號(hào)轉(zhuǎn)換原理框圖如圖2所示。

圖2 信號(hào)轉(zhuǎn)換原理框圖

2 電路設(shè)計(jì)

2.1 RDC解碼芯片

AD 公司的AD2S1210 是一款高精度的集成RDC芯片，能夠?yàn)樾兲峁┧璧募ご判盘?hào)。內(nèi)部有一個(gè)伺服跟蹤環(huán)路，負(fù)責(zé)跟蹤輸入的正、余弦信號(hào)，并轉(zhuǎn)換為數(shù)字的位置。該芯片廣泛應(yīng)用于直流和交流伺服電機(jī)控制領(lǐng)域。AD2S1210 的主要參數(shù)見(jiàn)表1。

表1 AD2S1210主要參數(shù)

2.2 AD2S1210接口電路

AD2S1210 是模數(shù)混合芯片，芯片工作時(shí)需要模擬AVDD+5 V、數(shù)字DVDD+5 V 以及邏輯數(shù)字+3.3 V三路電源供電。AD2S1210 芯片模擬端用于產(chǎn)生驅(qū)動(dòng)旋變工作的激磁信號(hào)，同時(shí)接收旋變返回的正余弦信號(hào)，數(shù)字端與處理芯片F(xiàn)PGA 互連，F(xiàn)PGA 對(duì)其專用管腳進(jìn)行配置操作，設(shè)置芯片的工作模式和激磁電壓頻率等，并接收其輸出的角度解碼數(shù)據(jù)。AD2S1210 具有串行和并行兩種通訊方式，為了減少外圍走線，該文采用SPI 串行方式。電路設(shè)計(jì)按照模數(shù)混合的電路設(shè)計(jì)原則進(jìn)行設(shè)計(jì)，模數(shù)走線采用分開(kāi)設(shè)計(jì)，模擬地線與數(shù)字地線通過(guò)磁珠單點(diǎn)相連。AD2S1210 接口電路原理框圖如圖3 所示。

圖3 AD2S1210接口電路原理框圖

2.3 激磁放大電路

雖然AD2S1210 產(chǎn)生激磁信號(hào)和處理正余弦信號(hào)非常方便，但該芯片驅(qū)動(dòng)能力很小，微安級(jí)的驅(qū)動(dòng)電流無(wú)法直接驅(qū)動(dòng)旋變工作，所以，后端的激磁驅(qū)動(dòng)電路設(shè)計(jì)非常關(guān)鍵，既影響信號(hào)的質(zhì)量，又制約整個(gè)旋變解碼電路的集成化程度。常見(jiàn)的驅(qū)動(dòng)電路多為分立器件組成的多級(jí)推勉驅(qū)動(dòng)電路，電路復(fù)雜，可靠性低，已經(jīng)無(wú)法適應(yīng)微小型二維伺服系統(tǒng)的使用需求。

該文設(shè)計(jì)開(kāi)發(fā)了一款基于雙路軌到軌功率運(yùn)放FX2546（主要參數(shù)見(jiàn)表2）的激磁放大電路，實(shí)現(xiàn)了激磁放大電路的集成化。為了盡可能地精簡(jiǎn)外圍電路，減小電源種類，設(shè)計(jì)時(shí)采用單電源供電。為了有效利用運(yùn)放的最優(yōu)線性段，實(shí)現(xiàn)信號(hào)全范圍放大，設(shè)計(jì)時(shí)將激勵(lì)信號(hào)參考電平偏置到供電電壓的一半附近。激磁放大電路的原理圖如圖4 所示，AD2S1210 輸出的激磁差分EXC 信號(hào)分別經(jīng)過(guò)R3和R17連接運(yùn)放負(fù)端，運(yùn)放正端通過(guò)分壓電阻將電壓配置為一半的供電電壓，經(jīng)放大后的激磁差分EXC_OUT 信號(hào)便可驅(qū)動(dòng)旋變工作。工程應(yīng)用時(shí)，還可根據(jù)需要靈活配置激磁信號(hào)電壓的放大倍數(shù)，以適應(yīng)不同電壓的旋變使用。

圖4 激磁放大電路原理圖

表2 FX2546主要參數(shù)

2.4 共激磁解碼電路

導(dǎo)引頭小型化低成本是未來(lái)發(fā)展的趨勢(shì)，如何充分利用已有資源，優(yōu)化電路結(jié)構(gòu)、實(shí)現(xiàn)電路的微小型化設(shè)計(jì)是工程應(yīng)用需要重點(diǎn)解決的難題。該文設(shè)計(jì)的共激磁解碼電路可采用一路激磁放大電路同時(shí)驅(qū)動(dòng)方位和俯仰兩維旋變，與分立器件組成的多級(jí)推勉驅(qū)動(dòng)電路相比，元器件數(shù)量和電路PCB 面積分別縮小一倍以上，為導(dǎo)引頭伺服電路的微小型化設(shè)計(jì)提供了工程化途徑。

共激磁解碼電路的原理框圖如圖5 所示，方位AD2S1210 輸出的激磁信號(hào)經(jīng)激磁放大電路放大后同時(shí)驅(qū)動(dòng)方位和俯仰兩個(gè)旋變工作，旋變輸出的正余弦信號(hào)分別輸入各自的AD2S1210 解碼芯片。由FPGA 對(duì)解碼芯片進(jìn)行配置，并通過(guò)SPI 串口接收解碼后的角度數(shù)據(jù)。為保證共激磁設(shè)計(jì)時(shí)兩維激磁信號(hào)相位的一致性，由FPGA 進(jìn)行時(shí)序控制確保兩維解碼芯片同步復(fù)位，采用同源晶振經(jīng)時(shí)鐘驅(qū)動(dòng)芯片后供兩維解碼芯片使用。

圖5 共激磁解碼電路原理圖

3 試驗(yàn)測(cè)試

3.1 測(cè)試系統(tǒng)

對(duì)設(shè)計(jì)完成的產(chǎn)品進(jìn)行了實(shí)物測(cè)試，搭建的測(cè)試系統(tǒng)（如圖6）由上位機(jī)、集成控制驅(qū)動(dòng)器（包括控制電路、角度解碼電路和電機(jī)驅(qū)動(dòng)電路）以及執(zhí)行機(jī)構(gòu)組成[25]。所選旋變型號(hào)及主要參數(shù)如表3 所示。

圖6 測(cè)試系統(tǒng)

表3 J45XF20旋變主要參數(shù)

3.2 波形測(cè)試

該文設(shè)計(jì)的共激磁旋變解碼電路使用的是方位維AD2S1210 輸出的激磁差分信號(hào)，經(jīng)激磁放大后同時(shí)驅(qū)動(dòng)方位維和俯仰維兩路旋變，然后將旋變輸出的正余弦信號(hào)輸入各路AD2S1210 進(jìn)行解碼。對(duì)于俯仰維測(cè)角而言，如果兩維AD2S1210 分別產(chǎn)生的激磁信號(hào)相位一致性較差，則會(huì)影響俯仰維旋變角度解碼的正確性。所以，需要對(duì)方位維和俯仰維AD2S1210分別產(chǎn)生的激磁信號(hào)相位進(jìn)行測(cè)試，測(cè)試結(jié)果如圖7所示，方位維和俯仰維激磁波形基本重合，相位差在10°以內(nèi)，符合AD2S1210 手冊(cè)44°以內(nèi)的相位差要求，激磁信號(hào)輸出波形符合設(shè)計(jì)預(yù)期。

圖7 方位維和俯仰維AD2S1210產(chǎn)生的激磁信號(hào)波形

3.3 系統(tǒng)測(cè)試

旋轉(zhuǎn)變壓器解碼電路屬于模數(shù)混合電路，電路設(shè)計(jì)裕度是否夠用，通常可通過(guò)溫度循環(huán)測(cè)試進(jìn)行考核。在常溫系統(tǒng)測(cè)試的基礎(chǔ)上，將被測(cè)產(chǎn)品放入高低溫循環(huán)試驗(yàn)箱中，按要求完成了溫循試驗(yàn)（-40～+60 ℃）。在常溫、低溫和高溫測(cè)試過(guò)程中，系統(tǒng)各流程正常工作，預(yù)置角度流程數(shù)據(jù)截圖分別見(jiàn)圖8-10，在角度預(yù)置過(guò)程中角度輸出連續(xù)平滑無(wú)畸點(diǎn)，預(yù)置到位后，角度平穩(wěn)無(wú)波動(dòng)。

圖8 常溫預(yù)置角度數(shù)據(jù)截圖

圖9 低溫預(yù)置角度數(shù)據(jù)截圖

圖10 高溫預(yù)置角度數(shù)據(jù)截圖

測(cè)試數(shù)據(jù)表明，設(shè)計(jì)完成的共激磁旋變解碼電路及伺服系統(tǒng)工作穩(wěn)定可靠，適用于導(dǎo)引頭伺服系統(tǒng)工作環(huán)境。

4 結(jié)束語(yǔ)

文中設(shè)計(jì)開(kāi)發(fā)的二維伺服系統(tǒng)旋轉(zhuǎn)變壓器解碼電路，集成化程度高，適應(yīng)了彈載雷達(dá)導(dǎo)引頭小型化低成本的發(fā)展需求。文中介紹了集成化激磁電路和適用于二維伺服系統(tǒng)的共激磁放大電路設(shè)計(jì)。通過(guò)溫循試驗(yàn)，驗(yàn)證了該電路的可靠性和穩(wěn)定性，實(shí)現(xiàn)了集成化和小型化二維伺服系統(tǒng)旋變解碼電路的工程化設(shè)計(jì)。