具備HART主站功能的模擬量采集模塊設(shè)計(jì)

胡中澤，靳子洋

(國(guó)核自?xún)x系統(tǒng)工程有限公司，上海 200241)

0 引言

現(xiàn)場(chǎng)總線技術(shù)一直是過(guò)控制領(lǐng)域最熱門(mén)的技術(shù)之一，它具有開(kāi)放性、分散性、可互操作性、低成本等諸多優(yōu)勢(shì)[1]。通過(guò)現(xiàn)場(chǎng)總線，數(shù)字通信技術(shù)可以延伸到現(xiàn)場(chǎng)儀表，給控制體系帶來(lái)革命。但是現(xiàn)在工廠中的儀表大部分還保留4～20 mA的模擬信號(hào)，在模擬設(shè)備向數(shù)字設(shè)備過(guò)渡的階段，HART(highway addressable remote transducer，可尋址遠(yuǎn)程傳感器高速通道)協(xié)議作為一種開(kāi)放性協(xié)議，可以同時(shí)兼容數(shù)字信號(hào)和模擬信號(hào)[2]。HART協(xié)議已經(jīng)成為智能儀表“事實(shí)上”的標(biāo)準(zhǔn)[3]。在工業(yè)自動(dòng)化儀器儀表應(yīng)用領(lǐng)域中以HART總線為通訊方式的單表完全成了行業(yè)的標(biāo)準(zhǔn)和標(biāo)配[4]。HART基金會(huì)與時(shí)俱進(jìn)提出了無(wú)線HART協(xié)議，兼容現(xiàn)有的所有HART設(shè)備，采用了時(shí)分多址、跳頻以及無(wú)線網(wǎng)格網(wǎng)絡(luò)等多種技術(shù)，是面向過(guò)程測(cè)量、過(guò)程控制和資產(chǎn)管理全面應(yīng)用的一種可靠的無(wú)線協(xié)議，其可以滿足工業(yè)工廠對(duì)于可靠、穩(wěn)定、安全的無(wú)線通信方式的關(guān)鍵需求，并于2008年獲得國(guó)際電工標(biāo)準(zhǔn)委員會(huì)的認(rèn)可，成為一種公共可用的規(guī)范[5]。

基于HART協(xié)議強(qiáng)大的生命力，HART儀表在工業(yè)自動(dòng)化領(lǐng)域應(yīng)用廣泛，國(guó)內(nèi)外各大儀控系統(tǒng)廠商都對(duì)HART儀表的接入提供支持。NuCON(系統(tǒng)商標(biāo))作為一種具有完全自主知識(shí)產(chǎn)權(quán)的DCS系統(tǒng)，也對(duì)HART儀表提供了完善的支持。一般DCS系統(tǒng)接入HART從設(shè)備時(shí)，周期性查詢(xún)讀取的僅限于主變量，NuCON不禁查詢(xún)主變量，還可以查詢(xún)擴(kuò)展變量。一般情況下，現(xiàn)場(chǎng)應(yīng)用對(duì)HART通信周期要求并不高，但是在一些特殊場(chǎng)合，比如希望主變量作為反饋使用，就需要HART通信周期越短越好。針對(duì)這樣的特殊應(yīng)用需求，設(shè)計(jì)開(kāi)發(fā)了一種快速HART模擬量采集模塊，提高HART通信效率的同時(shí)，還可以通過(guò)配置，靈活設(shè)置查詢(xún)變量范圍。

1 采集模塊結(jié)構(gòu)及工作原理

模擬量采集模塊的系統(tǒng)如圖1所示，模塊設(shè)計(jì)了8個(gè)通道，每個(gè)通道都具備HART主站功能，模塊通過(guò)兩路以太網(wǎng)與控制器通信。

圖1 模塊原理框圖

模塊設(shè)計(jì)基于CPU+FPGA架構(gòu)，CPU與FPGA之間采用PCIe總線通信。PCIe總線是高速串行總線，第三代IO總線標(biāo)準(zhǔn)，串行總線的特點(diǎn)讓PCB信號(hào)線減少，布線難度減小，布線性能提高、PCB空間利用效率更高、連接器尺寸更小，而且系統(tǒng)帶寬也更高，這提高了設(shè)計(jì)靈活性，節(jié)約了系統(tǒng)成本[6]。FPGA與模擬量采集通道和HART通信通道分別使用SPI接口連接。SPI接口是一種主機(jī)與外圍設(shè)備進(jìn)行同步串行通信的總線協(xié)議，不需要進(jìn)行尋址操作，且為全雙工通信，其速率已知最高可達(dá)50 Mbps[7]。FPGA與通道間使用隔離器件進(jìn)行隔離。通道電路與外部設(shè)備連接，隔離的目的是防止外部通道出現(xiàn)故障時(shí)影響到FPGA和CPU正常工作，甚至是損毀。

HART通道的核心器件是HART調(diào)制解調(diào)器，其采用UART接口。HART協(xié)議采用基于Bell202標(biāo)準(zhǔn)的FSK頻移鍵控信號(hào)，在低頻的4～20 mA模擬信號(hào)上疊加幅度為0.5 mA的音頻數(shù)字信號(hào)進(jìn)行雙向數(shù)字通訊，數(shù)據(jù)傳輸率為1.2 Mbps。從數(shù)據(jù)傳輸速率上看，HART通信屬于低速通信。UART是一種廣泛使用的低速串行接口，遵循的協(xié)議是RS-232C標(biāo)準(zhǔn)[8]。該標(biāo)準(zhǔn)規(guī)定的典型數(shù)據(jù)傳輸速率為300 bps、1 200 bps、2 400 bps、9 600 bps、38 400 bps、115 200 bps等。因此，HART調(diào)制解調(diào)器選擇UART作為與處理器的接口是一種比較合適的選擇。

在FPGA和HART調(diào)制解調(diào)器之間使用了協(xié)議轉(zhuǎn)換芯片，其作用是實(shí)現(xiàn)SPI協(xié)議與UART協(xié)議之間的相互轉(zhuǎn)換。FPGA即可以模擬SPI時(shí)序，也可以模擬UART時(shí)序，之所以設(shè)計(jì)協(xié)議轉(zhuǎn)換，是因?yàn)槭艿紽PGA的IO管腳數(shù)量限制。此外，在較高速率的SPI協(xié)議與較低速率的UART協(xié)議之間進(jìn)行轉(zhuǎn)換，使得HART調(diào)制解調(diào)器之間可以以流水線方式工作。HART信號(hào)是正弦調(diào)制波，1 200 Hz代表邏輯“1”，2 200 Hz代表邏輯“0”[9]。因此，它可以經(jīng)耦合網(wǎng)絡(luò)，通過(guò)隔直通交電容耦合疊加到模擬量信號(hào)上去。

模擬量采集通道負(fù)責(zé)將外部輸入的模擬量轉(zhuǎn)成數(shù)字量，通過(guò)切換開(kāi)關(guān)控制，可以支持輸入電流信號(hào)或者電壓信號(hào)(HART功能僅在電流模式下被支持，電壓模式下HART功能被切離，下文如無(wú)特別說(shuō)明，默認(rèn)工作在電流模式，所述模擬量信號(hào)為電流信號(hào))。FPGA通過(guò)SPI接口對(duì)模數(shù)轉(zhuǎn)換器進(jìn)行配置，控制模數(shù)轉(zhuǎn)換，讀取轉(zhuǎn)換后的數(shù)據(jù)。模擬量采集通道的核心部件是模數(shù)轉(zhuǎn)換器，其功能是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，是連接模擬量和數(shù)字量的橋梁?？梢灾苯訌淖匀唤绔@取的信號(hào)大多都是模擬信號(hào)，比如電壓、電流、溫度、壓力、聲音、振動(dòng)等，傳感器可以將這些信號(hào)轉(zhuǎn)換成電流或電壓等電信號(hào)。當(dāng)今數(shù)字系統(tǒng)因其強(qiáng)大的數(shù)字信號(hào)處理能力而獲得廣泛使用，而將其用于模擬信號(hào)處理時(shí)需要借助于模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換。

對(duì)模擬量信號(hào)來(lái)說(shuō)，疊加其上的HART信號(hào)是干擾信號(hào)。此外，接入外部設(shè)備時(shí)，還可能會(huì)引入傳導(dǎo)、輻射等干擾信號(hào)。所以，需要設(shè)計(jì)濾波器電路，濾除各種干擾信號(hào)。為獲得高精度的采集測(cè)量結(jié)果，僅有硬件濾波器遠(yuǎn)遠(yuǎn)不夠，還需要對(duì)模擬信號(hào)轉(zhuǎn)換后的數(shù)字量采用數(shù)字濾波技術(shù)進(jìn)行濾波處理。

設(shè)計(jì)的模擬量采集模塊用于工業(yè)控制，工業(yè)環(huán)境一般都比較惡劣，還要防止施工人員誤接線損壞采集模塊，所以為與外部設(shè)備的接口設(shè)計(jì)保護(hù)電路是必不可少的。常用的防護(hù)措施有過(guò)壓保護(hù)、過(guò)流保護(hù)、靜電防護(hù)等。

CPU承擔(dān)主控功能，負(fù)責(zé)與控制器通信，執(zhí)行HART通信主體功能，并采集處理模擬量通道采集的數(shù)據(jù)。FPGA扮演協(xié)處理器角色，負(fù)責(zé)控制HART數(shù)據(jù)包的發(fā)送、接收和緩存，負(fù)責(zé)模數(shù)轉(zhuǎn)換器配置、控制和緩存數(shù)據(jù)，并進(jìn)行數(shù)字濾波處理。

2 采集模塊硬件設(shè)計(jì)

CPU和FPGA是采集模塊的控制處理核心，CPU采用原飛思卡爾半導(dǎo)體的MPC8308，F(xiàn)PGA使用的是原Altera的EP4CGX22CF19I。MPC8308是一款低成本、低功耗的工業(yè)級(jí)處理器，具有強(qiáng)大的計(jì)算性能和可靠性高的特點(diǎn)[10]。它內(nèi)部集成了MAC，通過(guò)MII接口設(shè)計(jì)兩路以太網(wǎng)。EP4CGX22CF19I隸屬于Cyclone IV系列，具有低成本、低功耗的特點(diǎn)，提供專(zhuān)用的硬IP核支持PCIe。

隔離模塊使用的數(shù)字隔離器件及其兩個(gè)重要參數(shù)統(tǒng)計(jì)如表1所示。數(shù)字隔離器主要分為光電隔離、電磁隔離、電容隔離三大類(lèi)型[11]。隔離器件選型時(shí)，首先要考慮工作電壓、隔離電壓、數(shù)據(jù)傳輸速率，其次尺寸和價(jià)格也是需要考察的因素。在PCB設(shè)計(jì)中，模塊通道間進(jìn)行了物理隔離，通道的電源平面和地平面都隔開(kāi)了一定的距離。在隔離器件的幫助下，模塊通道間實(shí)現(xiàn)了很好的隔離，隔離電壓實(shí)測(cè)大于1 000 VDC。

表1 隔離器件清單及參數(shù)

協(xié)議轉(zhuǎn)換芯片選用的是Maxim公司的四通道通用異步收發(fā)器MAX14830。它的SPI接口時(shí)鐘頻率可達(dá)26 MHz，UART接口在標(biāo)準(zhǔn)模式下波特率可達(dá)6 MHz，每個(gè)UART口都有深度達(dá)256字節(jié)的收發(fā)FIFO。HART常用的命令數(shù)據(jù)包和響應(yīng)數(shù)據(jù)包的長(zhǎng)度都不超過(guò)256字節(jié)，所以這個(gè)深度的FIFO足夠容納一幀完整的HART報(bào)文。這樣，可以支持HART通道間以流水線方式輪詢(xún)工工作，而不需要等當(dāng)前通道通信結(jié)束才能進(jìn)行下一個(gè)通道的業(yè)務(wù)。

AD5700是ADI公司生產(chǎn)的一款超低功耗的HART調(diào)制解調(diào)器芯片。它采用相位連續(xù)的FSK半雙工工作方式，數(shù)據(jù)傳輸率為1.2 Mbps[12]。其內(nèi)部集成了符合Bell202標(biāo)準(zhǔn)的調(diào)制器、解調(diào)器、接收帶通濾波器、精密載波檢測(cè)、信號(hào)生成等電路，所需外部元件極少，最大電源功耗僅為115 μA。HART調(diào)制解調(diào)模塊和耦合模塊設(shè)計(jì)如圖2所示。AD5700幾乎不需要外部元器件即可工作，緊隨其后的是耦合模塊。耦合模塊是一個(gè)阻容網(wǎng)絡(luò)，將HART調(diào)制解調(diào)器調(diào)制的HART信號(hào)疊加到模擬量信號(hào)上去，通過(guò)隔直通交電容，解耦疊加在模擬量信號(hào)上的HART信號(hào)，由HART調(diào)制解調(diào)器進(jìn)行解調(diào)。

圖2 HART調(diào)制解調(diào)模塊和耦合模塊

模數(shù)轉(zhuǎn)換模塊的核心是模數(shù)轉(zhuǎn)換器。主流的幾種模數(shù)轉(zhuǎn)換器類(lèi)型及其優(yōu)缺點(diǎn)如表2所示[13-18]。ADS8317是一個(gè)高速、低功耗16位SAR ADC，其電壓分辨率為65 535，為完全差分的模擬輸入[19]。其市場(chǎng)成熟，供貨量大，價(jià)格便宜，電路設(shè)計(jì)如圖3所示，模擬量輸入端是RC濾波器。ADS8317提供SPI接口，單通道，采樣率可達(dá)250 kpsp。ADS8317可直接采集的是電壓信號(hào)，并且電壓信號(hào)上限不超過(guò)其參考電壓。模塊通過(guò)設(shè)計(jì)切換開(kāi)關(guān)實(shí)現(xiàn)電壓信號(hào)和電流信號(hào)的切換采集，電流信號(hào)通過(guò)250 Ω的采樣電阻轉(zhuǎn)換成電壓信號(hào)。設(shè)計(jì)可編程的增益電路擴(kuò)展模塊采集范圍，實(shí)現(xiàn)了4～20 mA電流信號(hào)和±5 VDC、±10 VDC電壓信號(hào)的采集。根據(jù)信號(hào)類(lèi)型和量程范圍變換增益，有利于獲得較高的采集精度，模塊實(shí)現(xiàn)精度實(shí)測(cè)優(yōu)于0.1%。

表2 主流模數(shù)轉(zhuǎn)換器及其優(yōu)缺點(diǎn)

圖3 ADS8317電路設(shè)計(jì)

濾波模塊設(shè)計(jì)如圖4所示，設(shè)計(jì)了兩級(jí)RC低通濾波(另外一級(jí)RC濾波器見(jiàn)圖3)，在兩級(jí)濾波網(wǎng)絡(luò)間插入了可編程增益放大器PGA280。FPGA280有3個(gè)作用：第一，通過(guò)修改增益，可以改變模擬量采集的量程范圍；第二，通過(guò)切換輸入源，可以使模擬量輸入信號(hào)在電流和電壓之間切換；第三，PGA280有很高的共模抑制比，可以提高采集通道的抗共模干擾的能力。參考文獻(xiàn)[20]，第一級(jí)電壓信號(hào)濾波器的差分截至頻率和共模截止頻率計(jì)算如下:

圖4 濾波器設(shè)計(jì)

采集模塊與外部設(shè)備的接口設(shè)計(jì)了保護(hù)電路，主要使用了PTC保險(xiǎn)絲、TVS和靜電防護(hù)器件。PTC保險(xiǎn)絲是正溫度系數(shù)熱敏電阻，溫度過(guò)高時(shí)電阻值迅速增大，大到足以關(guān)斷供電，因而能起到保護(hù)作用。TVS全稱(chēng)是瞬態(tài)電壓抑制器，當(dāng)過(guò)壓時(shí)，高阻抗瞬變成低阻抗，吸收浪涌功率。隨著電子技術(shù)和器件工藝的發(fā)展，設(shè)備的工作電壓越來(lái)越低，使得靜電放電耐壓能力越來(lái)越差，因此ESD引起的電子設(shè)備失效或損壞的情況越來(lái)越多[21]。在做ESD防護(hù)措施時(shí)，主要從工藝結(jié)構(gòu)、機(jī)殼、屏蔽、接地、布線、器件選擇等方面考慮。靜電防護(hù)器件ESD與TVS工作原理一樣，但是其可吸收功率小，電容值低，專(zhuān)門(mén)用于靜電防護(hù)。

3 系統(tǒng)軟件設(shè)計(jì)

采集模塊設(shè)計(jì)基于CPU+FPGA架構(gòu)，所以軟件設(shè)計(jì)包括CPU軟件設(shè)計(jì)和FPGA邏輯設(shè)計(jì)。模塊雖然具備HART主站功能，但是也有很多時(shí)候外部的儀表設(shè)備并不支持HART通信，只是普通的模擬量?jī)x表，所以在設(shè)計(jì)軟件時(shí)將模擬量采集功能和HART通信功能完全獨(dú)立。HART通信功能和模擬量采集功能可以通過(guò)上位機(jī)進(jìn)行配置，選擇開(kāi)啟或者關(guān)閉相關(guān)功能，關(guān)閉不使的功能，可以降低系統(tǒng)的負(fù)荷和功耗。

3.1 FPGA邏輯設(shè)計(jì)

FPGA邏輯設(shè)計(jì)有自頂向下的設(shè)計(jì)方法和自底向上的設(shè)計(jì)方法。自頂向下的設(shè)計(jì)方法可以將一個(gè)大系統(tǒng)劃分成多個(gè)小系統(tǒng)，分配給更多的人員設(shè)計(jì)，從而提高設(shè)計(jì)速度，縮短開(kāi)發(fā)周期。自底向上的設(shè)計(jì)方法一般用于比較復(fù)雜，模塊較多，需要多人團(tuán)隊(duì)聯(lián)合設(shè)計(jì)的系統(tǒng)。

采集模塊FPGA邏輯設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，模塊化的設(shè)計(jì)思想，這種設(shè)計(jì)方法增強(qiáng)了系統(tǒng)的可移植性及可改進(jìn)性[22]。從功能上劃分，將FPGA邏輯功能分成三大部分：與CPU通信的PCIe接口，模擬量采集控制，HART通信控制。

因?yàn)镻CIe接口很復(fù)雜，為了較少工作量，提高效率，保障接口可靠、高效工作，使用了器件自有的IP核，大大簡(jiǎn)化了設(shè)計(jì)工作。Altera的Qsys開(kāi)發(fā)工具提供圖形化的編輯界面，使復(fù)雜的PCIe接口設(shè)計(jì)變得簡(jiǎn)潔直觀，不用去探究其內(nèi)部的工作細(xì)節(jié)。在Qsys中完成開(kāi)發(fā)后，生成IP核和接口文件，加載文件后，操作PCIe接口，只用通過(guò)調(diào)用接口，按地址使用即可。

模擬量采集控制實(shí)質(zhì)是控制ADS8317進(jìn)行模擬量采樣和數(shù)字濾波。ADS8317沒(méi)有配置寄存器，模擬量轉(zhuǎn)換工作完全由SPI接口的時(shí)序進(jìn)行控制，采樣速率取決于FPGA模擬時(shí)序的時(shí)鐘頻率和采樣間隔。將SPI的時(shí)鐘頻率設(shè)計(jì)成固定頻率，而采樣間隔設(shè)計(jì)成可配置的，通過(guò)修改采樣間隔改變模擬量采樣速率。采集模塊用于工業(yè)環(huán)境，受工頻干擾影響比較大。FPGA內(nèi)，針對(duì)工頻干擾進(jìn)行濾波設(shè)計(jì)，通過(guò)設(shè)置工頻參數(shù)，可以濾除不同頻率的工頻干擾，比如50 Hz、60 Hz。

滑窗濾波器的設(shè)計(jì)如圖5所示，其工作原理是緩存一組數(shù)據(jù)(虛線框內(nèi)數(shù)據(jù))作為輸入，這組數(shù)據(jù)的平均值作為輸出。緩存數(shù)據(jù)的個(gè)數(shù)可設(shè)置，緩存數(shù)據(jù)動(dòng)態(tài)更新，每次更新的數(shù)據(jù)個(gè)數(shù)可設(shè)置。緩存數(shù)據(jù)越多，每次更新數(shù)據(jù)越少，濾波效果越好，但是滯后越多。50 Hz工頻信號(hào)是周期為20 ms的正弦波，所以選擇20 ms的整數(shù)倍作為濾波器的窗口長(zhǎng)度，這里窗口長(zhǎng)度選擇20 ms。20 ms內(nèi)應(yīng)以相等的間隔采樣偶數(shù)個(gè)數(shù)據(jù)，采樣數(shù)據(jù)越多濾波效果越好，但是更多的數(shù)據(jù)意味著需要更大的數(shù)據(jù)緩沖區(qū)，這里設(shè)計(jì)以1 ms的固定間隔進(jìn)行采樣，每1 ms更新一次緩沖區(qū)數(shù)據(jù)。這樣設(shè)計(jì)出的滑窗濾波器窗口內(nèi)有20個(gè)數(shù)據(jù)，每次更新一個(gè)數(shù)據(jù)，更新周期為1 ms。

圖5 濾波器設(shè)計(jì)

FPGA邏輯控制HART命令的發(fā)送，和接收現(xiàn)場(chǎng)從設(shè)備的響應(yīng)數(shù)據(jù)。CPU依次將HART命令根據(jù)地址發(fā)送到FPGA內(nèi)各個(gè)相應(yīng)通道的發(fā)送FIFO，F(xiàn)PGA收到數(shù)據(jù)后將其通過(guò)SPI總線依次發(fā)往協(xié)議轉(zhuǎn)換芯片MAX14830所對(duì)應(yīng)的4個(gè)UART通道，MAX14830接收數(shù)據(jù)后通過(guò)UART接口發(fā)送到HART調(diào)制解調(diào)器。這個(gè)過(guò)程中，PCIe的通信速率最快，SPI通信速率次之，UART通信速率最慢，這就保證了HART調(diào)制解調(diào)器發(fā)送命令包的完整性，不會(huì)出現(xiàn)命令數(shù)據(jù)中斷的情況。從設(shè)備的響應(yīng)由HART調(diào)制解調(diào)器解調(diào)后發(fā)送到MAX14830，它有足夠的FIFO深度可以緩存一幀響應(yīng)數(shù)據(jù)。并行工作是FPGA的一大特點(diǎn)，F(xiàn)PGA收到CPU發(fā)來(lái)的HART命令就將其發(fā)往對(duì)應(yīng)通道的UART接口。受限于SPI串行通信，F(xiàn)PGA發(fā)送HART命令前還要判斷，前一通道的發(fā)送是否已經(jīng)完成。發(fā)送完各個(gè)通道的命令后，開(kāi)始循環(huán)收取各個(gè)通道的響應(yīng)數(shù)據(jù)，其實(shí)質(zhì)是將MAX14830接收FIFO內(nèi)的數(shù)據(jù)搬運(yùn)到FPGA內(nèi)部的FIFO。開(kāi)始收取響應(yīng)數(shù)據(jù)的第一個(gè)通道，邊判斷邊等待，如果等到超時(shí)，仍沒(méi)有讀到響應(yīng)數(shù)據(jù)，則直接讀取下一個(gè)通道的數(shù)據(jù)。下一個(gè)通道，直接讀取，不再等待判斷，如果讀不到數(shù)據(jù)則直接判超時(shí)。

3.2 CPU軟件設(shè)計(jì)

模擬量采集模塊作為NuCON系統(tǒng)的IO，其內(nèi)運(yùn)行了多個(gè)軟件，這里重點(diǎn)介紹模擬量采集和HART通信軟件設(shè)計(jì)。

FPGA模擬SPI總線時(shí)序，控制模數(shù)轉(zhuǎn)換器進(jìn)行模擬量采樣，采樣數(shù)據(jù)經(jīng)濾波后存放在FPGA寄存器里。FPGA作為CPU的PCI設(shè)備加載成功后，軟件讀取模擬量數(shù)據(jù)就像讀取本地寄存器一樣方便。CPU依模塊的控制周期，周期性讀取模擬量并處理，每個(gè)周期從FPGA讀取一次數(shù)據(jù)，濾波處理后，發(fā)送給控制器。其工作流程如圖6所示。濾波處理仍然使用滑窗濾波，所不同的時(shí)，在計(jì)算平均值之前，將緩存數(shù)據(jù)進(jìn)行排序，丟掉最大值和最小值，然后再求平均值。并且，緩存數(shù)據(jù)只有5個(gè)，這是因?yàn)楣I(yè)控制對(duì)信號(hào)響應(yīng)時(shí)間有一定的要求，選取點(diǎn)數(shù)多的時(shí)候，無(wú)法滿足響應(yīng)指標(biāo)要求。

圖6 模擬量采集程序流程圖

HART軟件主程序控制兩個(gè)HART主站功能線程的啟動(dòng)和退出。主程序檢測(cè)到HART功能配置發(fā)生變化時(shí)，先關(guān)閉主站功能線程，然后再啟動(dòng)它。兩種情況下模塊會(huì)收到配置文件：一是模塊上電啟動(dòng)時(shí)，上位機(jī)主動(dòng)下發(fā)配置；二是人為修改配置后，以命令方式下發(fā)配置。通過(guò)關(guān)閉線程、啟動(dòng)線程這樣的方式，實(shí)現(xiàn)對(duì)HART通道的重新初始化。兩個(gè)HART主站線程，一個(gè)負(fù)責(zé)1～4通道通信，另一個(gè)負(fù)責(zé)5～8通道通信。

HART主站功能線程工作流程如圖7所示。首先，讀取HART通道的配置參數(shù)，根據(jù)配置參數(shù)初始化HART通道。HART通道有3種工況：1)通道HART功能沒(méi)有使能；2)HART功能使能了，但是外部沒(méi)有接入HART從設(shè)備；3)HART功能使能了，外部也接入了從設(shè)備。第一種情況，軟件不需要查詢(xún)外部設(shè)備;第二種情況，軟件不僅在初始化階段查詢(xún)外部從設(shè)備，在周期工作期間也會(huì)查詢(xún)外部從設(shè)備;第三種情況，初始化期間讀取外部從設(shè)備地址，周期工作時(shí)使用從設(shè)備地址通信。初始化從設(shè)備時(shí)，HART主站線程發(fā)送命令0，使用地址0，查詢(xún)從設(shè)備。

圖7 模擬量采集程序流程圖

完成初始化工作后，HART主站線程進(jìn)入周期性工作模式。每次工作都從判斷線程是否被要求退出開(kāi)始，如果線程被要求退出，就結(jié)束循環(huán)，直接退出線程，為再次啟動(dòng)做準(zhǔn)備；如果線程沒(méi)有被要求退出，就進(jìn)入狀態(tài)機(jī)的當(dāng)前狀態(tài)，進(jìn)行業(yè)務(wù)處理。

HART通信過(guò)程狀態(tài)機(jī)如圖8所示。在啟動(dòng)狀態(tài)，進(jìn)行一些初始化設(shè)置，隨后進(jìn)入發(fā)送狀態(tài)。在發(fā)送狀態(tài)，依次往通道1～4(或5～8)發(fā)送HART命令。如果通道沒(méi)有使能，則跳過(guò)該通道；如果通道沒(méi)有接入從設(shè)備，則發(fā)送0號(hào)命令；如果通道已經(jīng)成功掃描到從設(shè)備，則發(fā)送3號(hào)命令(主變量查詢(xún)命令)或其他命令。命令發(fā)送完成后，進(jìn)入等待監(jiān)測(cè)狀態(tài)。在等待監(jiān)測(cè)狀態(tài)，根據(jù)命令發(fā)出時(shí)間，和HART響應(yīng)超時(shí)時(shí)間，計(jì)算出需要延時(shí)的時(shí)間。在延時(shí)時(shí)間結(jié)束前開(kāi)始檢測(cè)數(shù)據(jù)響應(yīng)，如果檢測(cè)到響應(yīng)數(shù)據(jù)就結(jié)束當(dāng)前狀態(tài)；如果沒(méi)有檢測(cè)到響應(yīng)數(shù)據(jù)，就再延時(shí)一段時(shí)間后，直接切換到接收處理狀態(tài)。在接收處理狀態(tài)，接收HART從設(shè)備響應(yīng)數(shù)據(jù)，并進(jìn)行處理，如果收不到響應(yīng)數(shù)據(jù)，就判定為通信超時(shí)。從收到的數(shù)據(jù)包解析出需要的數(shù)據(jù)信息，將其加入到與控制器通信的程序的發(fā)送列表。接收數(shù)據(jù)并處理完畢后，切換到發(fā)送狀態(tài)，如此循環(huán)工作。

圖8 HART通信狀態(tài)機(jī)

4 測(cè)試結(jié)果與分析

采集模塊完成設(shè)計(jì)開(kāi)發(fā)后，添加進(jìn)NuCON系統(tǒng)進(jìn)行了測(cè)試。主要測(cè)試了HART通信兼容性、HART通信效率和模擬量采集精度。

HART通信兼容性測(cè)試選用了西門(mén)子、羅斯蒙特、E+H、上自?xún)x、開(kāi)封儀表等幾家公司的儀表進(jìn)行了通信測(cè)試。模塊與上述公司的儀表產(chǎn)品均實(shí)現(xiàn)了穩(wěn)定通信。

NuCON系統(tǒng)原有的HART通信模塊通信效率較低，新研制模塊目的是為了提高HART通信效率，替代原有模塊。通信效率測(cè)試使用示波器監(jiān)測(cè)HART通信波形，查看前后兩次通信的時(shí)間間隔。圖9是原有HART模塊的各個(gè)通道的HART通信全部打開(kāi)時(shí)，單個(gè)通道的通信效率，大約3.2 s完成一次通信。圖10是原有HART模塊只打開(kāi)一個(gè)通道的HART通信時(shí)的通信效率，大約1.3 s完成一次通信。圖11是新研制模塊的HART通信效率，大約1.2 s完成一次通信。它的HART通信效率不受開(kāi)啟HART功能多少的影響。

圖9 原HART模塊通信效率(全部打開(kāi))

圖10 原HART模塊通信效率(只開(kāi)一個(gè)通道)

圖11 新研制模塊HART通信效率

對(duì)比上述三幅圖片可以發(fā)現(xiàn)，新研制的模塊在HART功能全開(kāi)時(shí)的通信效率有了很大的提高，這得益于流水線型的工作策略。即便是模塊單通道HART工作，通信效率也有提升。如果將更多的工作交由FPGA承擔(dān)，新研制模塊的HART通信效率還有進(jìn)一步提升的空間。

精度測(cè)試使用兩臺(tái)高精度信號(hào)源MC6提供輸入信號(hào)，分別提供12 mA和20 mA電流信號(hào)，使用NuCON的趨勢(shì)軟件記錄兩個(gè)通道模擬量采集值。精度測(cè)試結(jié)果如圖12所示，優(yōu)于0.1%。

圖12 模塊精度測(cè)試

5 結(jié)束語(yǔ)

研制的具備HART主站功能的模擬量采集模塊，通過(guò)使用FPGA和協(xié)議轉(zhuǎn)換芯片，設(shè)計(jì)了串并轉(zhuǎn)換的流水線工作方式，以較低的成本實(shí)現(xiàn)了多通道HART高效通信和高精度模擬量采集。模塊的模擬量采集精度和HART通信效率都還有提升空間，可以通過(guò)改善PCB布局加工、優(yōu)化濾波設(shè)計(jì)、優(yōu)化HART通信控制進(jìn)行改進(jìn)。新研發(fā)的模擬量采集模塊作為原產(chǎn)品的替代品，必將獲得更廣泛的應(yīng)用。