適用于頻率綜合器的寬帶低相噪VCO設計

宋明宇，李 斌，曲 明，翟 越

(中國電子科技集團公司 第54研究所，石家莊 050000)

0 引言

隨著射頻通信技術的不斷進步，對射頻通信的要求也在不斷提高。頻率綜合器作為射頻前端的重要模塊，對射頻前端的性能有很大的影響。壓控振蕩器(VCO, voltage controlled oscillators)又是頻率綜合器產(chǎn)生頻率信號的關鍵。壓控振蕩器的性能優(yōu)劣對頻率綜合器甚至射頻前端的性能都有著巨大的影響。壓控振蕩器的輸出頻率范圍直接決定了頻率綜合器的輸出頻率范圍。壓控振蕩器的相位噪聲會影響射頻前端輸出信號的質(zhì)量。由于壓控振蕩器的功耗大，占據(jù)了整個系統(tǒng)大部分能量，相對減小了其他模塊可以使用的功耗余量。因此設計一款性能良好的壓控振蕩器是非常重要且具有挑戰(zhàn)性的，并且在一個寬調(diào)諧范圍內(nèi)保持較低的相位噪聲是極其困難的[1]。所以希望在設計時壓控振蕩器盡量不受溫度、電壓、工藝等因素的影響。壓控振蕩器的主要指標為：頻率調(diào)諧范圍、輸出振蕩幅度、功耗、相位噪聲、頻率穩(wěn)定度、中心頻率等。壓控振蕩器的設計方法主要分為兩類：環(huán)路振蕩器和LC振蕩器。環(huán)路振蕩器的噪聲性能較差，功耗更高，限制了其在射頻領域內(nèi)的應用[2]。由于LC壓控振蕩器的LC諧振回路具有濾波功能，有更好的相位噪聲性能，在射頻領域內(nèi)應用更為廣泛。近些年關于在增大壓控振蕩器調(diào)諧范圍的同時減小相位噪聲的研究和設計變得愈發(fā)火熱[3-9]。

傳統(tǒng)的CMOS工藝因其噪聲性能差、截止頻率高而限制了其在射頻領域的應用[10]。BiCMOS工藝是在CMOS工藝的基礎上加入了SiGe-HBT工藝技術。BiCMOS工藝即具有CMOS工藝高集成、低功耗的優(yōu)點，同時還具有HBT工藝高頻率、高速度的優(yōu)點，因此BiCMOS工藝在高速發(fā)展的射頻通信技術中有更多的應用，可以滿足更多的設計需求[11-12]。

本次設計采用BiCMOS工藝，LC壓控振蕩器結構，利用開關電容陣列和可變電容實現(xiàn)寬調(diào)諧范圍，并加入降低相位噪聲的模塊，用以抑制壓控振蕩器的相位噪聲，在壓控振蕩器的輸出端加入輸出緩沖器，降低頻率綜合器其他模塊對壓控振蕩器的影響。相較于傳統(tǒng)的壓控振蕩器，本次設計在不影響頻率調(diào)諧范圍的情況下，優(yōu)化了壓控振蕩器的相位噪聲。經(jīng)仿真驗證，最終實現(xiàn)輸出頻率覆蓋范圍為2.3～3.5 GHz，當中心頻率為3.31 GHz時，在偏離中心頻率1 MHz處相位噪聲可以達到-137.41 dBc/Hz。

1 電路分析

壓控振蕩器的調(diào)諧范圍和相位噪聲在設計時是兩個非常重要的指標。設計一款寬調(diào)諧范圍低增益的壓控振蕩器可以降低頻率綜合器中環(huán)路濾波器的設計難度。頻率綜合器整體范圍內(nèi)的相位噪聲和穩(wěn)定性取決于壓控振蕩器的相位噪聲。

一個理想的頻率綜合器中，分頻器和參考信號的相位噪聲功率譜密度分別為SDIV和SREF，電荷泵和鑒頻鑒相器的噪聲功率是SPC，環(huán)路濾波器的噪聲為SVtune?？梢郧蟮妙l率綜合器開環(huán)時輸入和輸出的相位噪聲功率譜密度分別為：

(1)

(2)

由Sout(f)可知，壓控振蕩器的相位噪聲受調(diào)諧增益KVCO的影響，從而對整個環(huán)路的噪聲傳遞函數(shù)產(chǎn)生影響，KVCO可表示為：

(3)

CVAR是壓控振蕩器的變化電容，Vtune是變化電容的調(diào)諧電壓。由KVCO公式可知，影響增益的主要因素主要分為兩個：不同的子頻帶內(nèi)可變電容的工藝模型存在非線性；不同子頻帶間的調(diào)諧增益受到總電容C變化的影響?？梢愿鶕?jù)以上兩點對調(diào)諧增益進行電路優(yōu)化。

壓控振蕩器內(nèi)產(chǎn)生的噪聲主要分為兩類：熱噪聲和閃爍噪聲(1/f噪聲)。與此同時片上電感的Q值以及諧振回路的Q值的高低也影響著壓控振蕩器相位噪聲的好壞。

當壓控振蕩器的振蕩頻率為fo時，LC諧振回路的品質(zhì)因數(shù)Q為：

(4)

由式(4)可知，L與C的比值越大，諧振腔的Q值越大，電路的噪聲性能也會更好。L與C的比值由頻率調(diào)諧范圍確定。

2 電路設計

2.1 整體設計

本次設計的電容電感壓控振蕩器采用的是PMOS型負載結構。在提供相同負阻的情況下，由于PMOS晶體管在距硅-氧化物界面有一定距離，俘獲和釋放載流子的概率較小，PMOS做交叉耦合管可以得到5～10 dB的相位噪聲改善，優(yōu)于NMOS互耦對的噪聲性能。壓控振蕩器的諧振回路由開關電容陣列、可變電容陣列和諧振電感組成。壓控振蕩器的降噪模塊包括：在VDD電壓輸入端加入的LC濾波模塊、在PMOS管的源漏極之間加入的電容反饋和在PMOS管源極處加入的RC濾波模塊，來抑制相位噪聲。壓控振蕩器的整體設計如圖1所示。

圖1 壓控振蕩器設計

2.2 調(diào)諧范圍設計

因此研究人員通過改變電容C的大小增大頻率的輸出范圍，并努力控制KVCO的大小和波動。例如通過使用開關電容陣列的方法，增大頻率輸出范圍，達到降低VCO的壓控增益，減小相位噪聲的目的[13]。或使用數(shù)字控制開關的方法控制多個變?nèi)莨芙M，將輸出頻段劃分成多個子頻段，降低單個電容管組的KVCO，并且在KVCO線性化過程中在變?nèi)莨軆啥渭尤牍潭娙莘乐蛊秒妷簩敵鲂盘柕挠绊慬14]。本文采用開關電容陣列和可變電容陣列實現(xiàn)寬頻率調(diào)諧范圍。

2.2.1 開關電容陣列設計

傳統(tǒng)的開關電容支路由電容C與一個NMOS開關管串聯(lián)組成。當開關電容支路導通時，電容接入諧振回路中，此時開關電容的品質(zhì)因數(shù)QC為:

(5)

其中：Ron為開關管的導通電阻，表達式如下式所示:

(6)

式中，μn和Cox為工藝常數(shù)，VGS為晶體管柵源電壓值，Vth為晶體管的閾值電壓，W/L為晶體管的寬長比。由上式知，導通電阻Ron與柵寬W成反比關系，增大W可以提高整個回路的品質(zhì)因數(shù)。但是開關管的柵寬不可無限增大，當柵寬增大到一定程度，會產(chǎn)生寄生電容，繼而減小壓控振蕩器的頻率調(diào)諧范圍。

本論文采用改良后的開關電容陣列如圖2所示。開關電容支路的開關管由NMOS管和PMOS管并聯(lián)組成。當粗調(diào)諧控制信號K釋放一個高電平信號時，NMOS管導通，電容C接入諧振回路中。當粗調(diào)諧控制信號K釋放一個低電平信號時，NMOS管截止，PMOS管導通，可以等效為一個大阻值電阻與電容C串聯(lián)，電容C不接入諧振回路。此時電容C的電壓值被固定在低電位，這樣可以避免電容中存儲的電荷對壓控振蕩器產(chǎn)生影響，增大它的相位噪聲。

圖2 開關電容

四位開關信號A<3:0>(0000～1111作為選擇頻率線)控制粗調(diào)諧信號K將整個頻率范圍分成了16個子頻段，0000時開關全部斷開，接入諧振回路的固定電容容值最小，輸出為頻率最高的子頻帶，相反1111時開關全部導通，接入諧振回路的電容容值最大，輸出為頻率最低的子頻帶。

引入開關電容陣列，可以對壓控振蕩器的輸出頻率進行粗調(diào)諧，但要確保各個相鄰的子頻段之間有足夠的頻率交疊，以保證壓控振蕩器頻率輸出范圍的連續(xù)性。

2.2.2 可變電容陣列設計

可變電容的電容值會隨著其兩端的電壓變化發(fā)生變化，當它作為諧振電容應用于壓控振蕩器中時，這一特性使得諧振兩端的AM(amplitude modulation)噪聲可以通過調(diào)制器兩端的偏執(zhí)電壓轉(zhuǎn)換成FM(frequency modulation)噪聲，從而影響相位噪聲的性能[15]。壓控振蕩器中的可變電容兩端的偏執(zhí)電壓隨著VCO的振蕩周期性變化。

可變的電容的C-V特性曲線線性區(qū)較窄，其余部分比較平坦，基于C-V特性曲線，調(diào)節(jié)圖3中的Vbais電壓，均能使可變電容處于線性區(qū)，改變不同電壓值的Vbais可以將調(diào)諧電壓的范圍擴大。

圖3 可變電容陣列

若定義可變電容對控制電壓的敏感系數(shù)為Kvar,如下式所示：

(7)

如圖4所示，不同的Vbais值對應的電容特性曲線C1、C2、C3、C4和C5疊加成總電容Ctot，達到擴展調(diào)諧電壓的目的，整個調(diào)諧電壓可以為0.3～3 V。電容曲線對調(diào)諧電壓求導對應K1、K2、K3、K4、K5和Ktot，調(diào)諧電壓在0.3～3 V間，Ktot基本無太大變化，可以等效看為一個常數(shù)。

圖4 可變電容C-V曲線

設可變電容的C-V特性曲線是一個階躍函數(shù)，等效電容C對振蕩幅度A的靈敏度可以表示為[15]：

(8)

其中:Cmax和Cmin是可變電容的最大值和最小值，V是可變電容兩端的等效電壓。

通過控制可變電容兩端的電壓，在開關電容陣列進行頻率粗調(diào)后，可變電容陣列對頻率進行細調(diào)。改變可變電容的大小，使每條頻率線與相鄰頻率線之間有一定的交疊，達到輸出頻率連續(xù)可調(diào)諧的目的。

2.3 相位噪聲優(yōu)化

為了降低噪聲影響，首先可以通過適當增加PMOS管尺寸的方法。但是這種方法增加了PMOS交叉耦合對的熱噪聲，所以還需要通過其他方式抑制壓控振蕩器的相位噪聲。例如電路設計時盡量保證電路的對稱性與差分性，對抑制噪聲也可以起到良好的作用。

當壓控振蕩器正常起振時，M1與M2處在開關狀態(tài)中，M1導通時導通全部的電流，而M2則處于截止狀態(tài)，在另外半個周期，M1與M2狀態(tài)互換。由于電容電感壓控振蕩器產(chǎn)生周期性的方波，諧振回路可以濾除基波以外的信號。假設壓控振蕩器諧振回路的Q值無限大，壓控振蕩器輸出的方波傅里葉展開只有奇次諧波，經(jīng)過諧振回路的濾波，只留下基波輸出。實際上諧振腔的Q值不可能無限大，輸出方波中仍然會存在，等高次諧波。在差分電容電感壓控振蕩器中存在這些高次諧波，降低了諧振回路的Q值，增大了壓控振蕩器的相位噪聲。

二次諧波在所有偶次諧波中的能量占比最大。如果想降低壓控振蕩器的相位噪聲，需要盡可能降低二次諧波的影響。本文采用二次諧波諧振濾波技術，LC濾波模塊如圖5中所示。濾波模塊中電容C3與電感L1的諧振頻率為ω1，若壓控振蕩器諧振腔的諧振頻率為ω0。當ω1=2ω0時，在二階諧波頻率附近會產(chǎn)生一個高阻抗，其阻抗值大小由濾波模塊中電感的品質(zhì)因數(shù)決定。該阻抗通過分壓的方式，限制流過工作在線性區(qū)PMOS交叉耦合對管的電流值，以此來降低諧振回路產(chǎn)生的損耗。

圖5 降噪模塊

同時還在PMOS晶體管的源漏極之間加入反饋結構，C1為反饋電容，在PMOS晶體管源極加入C2與R并聯(lián)結構的濾波模塊。源漏反饋方案是一種簡單有效抑制壓控振蕩器閃爍噪聲轉(zhuǎn)換為相位噪聲的方法。源漏反饋方法可以采用電容、電感、電阻反饋的方式。雖然電感反饋大大提高擺幅來改善相位噪聲，但是其占用版圖面積過大，因此選擇電容反饋結構。電容電阻并聯(lián)結構的噪聲濾波模塊可以降低差分對的等效跨導，R與C2并聯(lián)產(chǎn)生的頻率為ω2=1/RC，當ω2=3ω0時，通過濾波消除三次諧波，抑制閃爍噪聲的轉(zhuǎn)換成相位噪聲。

壓控振蕩器的振蕩幅度公式如下所示：

(9)

R是諧振腔的等效并聯(lián)電阻，Ibais是MOS管輸出電流的基波振幅，n=C1/(C1+C2)是諧振腔到MOS管的反饋系數(shù)。

LC諧振腔的有效噪聲為：

(10)

kB是玻爾茲曼常數(shù)，T是絕對溫度。

通過增加反饋電容的方式降低相位噪聲，可以增加壓控振蕩器的諧振腔到MOS管的反饋系數(shù)，在降低有效噪聲的同時還保證諧振腔的高振幅。傳統(tǒng)壓控振蕩器的反饋增益為K，通過壓控振蕩器的振幅和諧振腔的噪聲公式可得到PMOS管的有效噪聲為：

(11)

γ是MOS管的噪聲因子，由上式可知，MOS晶體管的有效噪聲與諧振腔等效電阻成正比，與MOS管的尺寸無關。

由上三式可知，反饋電容C1設置近乎為零，可以減小諧振腔到MOS管源極的反饋n，在這種情況下，諧振頻率僅由諧振腔的電容電感決定。C2取值應相對較大，同樣可以減小PMOS晶體管源極到LC諧振回路的反饋n。并且C2取值相對較大時，振蕩器的振蕩幅度A也會增大。當n近似為零時，壓控振蕩器的相位噪聲為：

(12)

2.4 輸出緩沖器

為了方便壓控振蕩器集成到頻率綜合器上，壓控振蕩器的輸出不僅要輸送到頻率綜合器的其他模塊，同時還會受到頻率綜合器其他模塊的影響。壓控振蕩器在頻率綜合器中要驅(qū)動后級電路，這要求壓控振蕩器在加入混頻器或分頻器等大負載模塊的同時仍可以正常工作，并且壓控振蕩器的輸出功率必須大于后級電路所需要的最小輸入功率。在設計時不僅要保證壓控振蕩器不受后級電路的影響，還要保證壓控振蕩器可以驅(qū)動后級電路。因此需要在壓控振蕩器的輸出端加入緩沖電路?？紤]到輸出匹配和鍵合線的影響，需要多加一級二級緩沖電路將焊盤與一級緩沖電路隔離開。

BJT管相較于MOS管具有更少的固定電容值和更大的跨導，從寬調(diào)諧范圍的壓控振蕩器角度考慮，本文的輸出緩沖電路采用BJT晶體管。現(xiàn)有廣泛應用的BJT晶體管緩沖器結構有推挽放大器、共射極放大器和射極跟隨器等。推挽放大器具有高增益低消耗的特點，但是它的直流工作點不容易確定并且驅(qū)動能力一般。由于在輸出頻率的低頻頻段加入了多級開關電容，因此惡化了諧振腔的品質(zhì)因數(shù)，壓控振蕩器的輸出幅度變低。為了平衡低頻頻段和高頻頻段的輸出幅度，第一級緩沖器選擇射極跟隨器。又由于低頻頻段的輸出功率下降，第二級緩沖器選擇共射放大器，來增大低頻頻段的輸出功率。因此，本次輸出緩沖電路使用射極跟隨器與共射放大器共同組成的兩級緩沖電路，如圖6所示。

圖6 輸出緩沖器

射極跟隨器可以滿足強驅(qū)動力和高隔離度，但是它的增益較小，其增益Au1為:

(13)

式中，β為BJT晶體管放大電流能力的參數(shù)，RL為負載電阻，rbe為基射直流電阻。

共射極放大器具備高增益和強驅(qū)動力的特點，但是它的功耗和電流相對較大，其增益為Au2：

(14)

假設Au1增益近似等于1，輸出緩沖器的增益近似為Au2，在不給諧振腔引入更多固定電容的情況下，平衡了輸出端的輸出幅度，增大了輸出功率，起到了緩沖隔離的作用。

3 仿真結果與分析

本文基于180 nm BiCMOS工藝繪制了壓控振蕩器的版圖，如圖7所示。版圖設計中，保證諧振回路和PMOS交叉耦合對管的對稱性，可以有效地降低共模噪聲。按照電流流向擺放原件，可以減少布線并且可以加快壓控振蕩器的起振時間。布線產(chǎn)生的寄生電容會降低整個振蕩器的Q值，使壓控振蕩器的噪聲性能變差，可以通過適當增加連接電感的金屬線和輸出振蕩信號的金屬線的寬度，降低寄生電容的影響。

圖7 壓控振蕩器版圖

經(jīng)過Cadence軟件進行了輸出頻率仿真，壓控振蕩器的調(diào)諧曲線仿真結果如圖8所示，調(diào)諧電壓范圍為0.3～3 V，壓控振蕩器的輸出頻率范圍為2.29～3.52 GHz，分為16個子頻段，每個頻段與相鄰頻段間都有一定的頻率交疊以確保壓控振蕩器頻率的連續(xù)性。

圖8 調(diào)諧曲線

在中心頻率為3.31 GHz處，使用Cadence軟件進行Spectre RF仿真。分別對未加入降噪模塊和加入降噪模塊的壓控振蕩器進行了仿真對比。由仿真結果對比圖9可知，未加入降噪模塊的壓控振蕩器在偏離中心頻率100 Hz、1 kHz、10 kHz處的相位噪聲分別為-20.3 dBc/Hz、-52.8 dBc/Hz、-85.6 dBc/Hz。加入降噪模塊后的壓控振蕩器在偏離中心頻率100 Hz、1 kHz、10 kHz處的相位噪聲分別為-30.6 dBc/Hz、-62.8 dBc/Hz、-93.2 dBc/Hz。相較于未加入降噪模塊，加入降噪模塊后的相位噪聲得到了明顯優(yōu)化，在偏離中心頻率近端得到了近10 dBc/Hz的噪聲抑制。

圖9 相位噪聲對比

通過對壓控振蕩器整體的低相位噪聲設計，在偏離中心頻率1 MHz處的相位噪聲可以達到-137.41 dBc/Hz。經(jīng)過Cadence瞬態(tài)仿真，壓控振蕩器在3 V電源供電下，其正常工作的功耗為7.66 mW。采用文獻中提供的FOM值定義，如下式所示：

(15)

式中，F(xiàn)OM是壓控振蕩器的綜合性能指標，Phn為相位噪聲，f0為中心頻率，Δf為偏移頻率，P為壓控振蕩器的功耗。

經(jīng)計算本文中提出的壓控振蕩器的FOM值為198.95。從表1中可以看出，本文所設計的壓控振蕩器具有非常好的性能。

表1 相位噪聲對比表

4 結束語

針對壓控振蕩器寬調(diào)諧范圍和低相噪問題，本文提出了一種基于180 nm BiCMOS工藝設計的PMOS型壓控振蕩器。通過開關電容陣列和電壓控制的可變電容陣列擴大壓控振蕩器的調(diào)諧范圍。在3 V供電電壓下，壓控振蕩器通過開關電容陣列分為16個子頻帶，通過可變電容陣列保證相鄰子頻段間有頻率有一定的交疊，使整個輸出頻率連續(xù)不間斷。經(jīng)仿真結果表明最終的頻率輸出范圍為2.3～3.5 GHz。通過加入LC濾波模塊、RC濾波模塊和電容反饋結構，降低壓控振蕩器的相位噪聲，在偏離中心頻率的近端，噪聲可以降低近10 dBc/Hz，在偏離中心頻率1 MHz處，相位噪聲達到-137.41 dBc/Hz，達到了降低相位噪聲的目的。本文提出的壓控振蕩器，結構簡單，性能可以達到很高的效果，符合寬帶低相噪壓控振蕩器的設計要求，能夠廣泛應用于頻率綜合器中，滿足高性能頻率綜合器的設計需求。