微波PIN二極管復(fù)合介質(zhì)膜鈍化技術(shù)的研究

楊 青，李 寧

（成都亞光電子股份有限公司，成都 610051）

1 引言

微波PIN二極管由中部接近本征的高阻I層和兩端重摻雜的P+和N+層組成。微波PIN二極管廣泛應(yīng)用于微波開關(guān)、移相、限幅、調(diào)制和倍頻等控制電路中，也可用于射頻開關(guān)、自動增益控制等領(lǐng)域，是雷達、通訊、制導(dǎo)、電子對抗、衛(wèi)星、遙感、遙測、自動控制等整機電子裝備系統(tǒng)中不可替代的關(guān)鍵器件。

微波PIN二極管主要包括高反壓PIN開關(guān)（電壓不小于200 V）、低壓PIN二極管、限幅二極管、階躍恢復(fù)二極管等類型，制造過程中鈍化[1-3]是一個至關(guān)重要的環(huán)節(jié)，鈍化層質(zhì)量是影響該類型產(chǎn)品可靠性的重要因素之一。目前，微波PIN二極管常規(guī)復(fù)合介質(zhì)鈍化膜鈍化工藝[4]采用等離子體化學(xué)氣相沉積（PECVD）工藝制備SiO2和Si3N4膜，該工藝生成的鈍化膜抗Na+污染及水汽能力好，但PECVD工藝產(chǎn)生的膜的致密性相對于高溫干氧生長的膜較差，器件在極端溫度沖擊下可靠性不佳，會導(dǎo)致電性能退化。

半導(dǎo)體器件表面狀態(tài)的惡化是影響器件可靠性的重要因素，針對表面鈍化技術(shù)存在的鈍化溫度過高、高能離子損傷等問題，目前國內(nèi)外此類研究成果很少，相關(guān)的報道也不多。本文主要圍繞以上鈍化工藝存在的問題進行了一些研究，并提出了一種SiO2薄膜+PECVD SiO2薄膜+PECVD Si3N4薄膜的復(fù)合介質(zhì)膜鈍化工藝。該工藝在采用普通干氧工藝生長第一層致密性高的SiO2薄膜的基礎(chǔ)上，再采用PECVD沉積一層SiO2層，隨后利用PECVD沉積Si3N4層，最終形成高溫氧化SiO2薄膜+PECVD SiO2薄膜+PECVD Si3N4薄膜3層結(jié)構(gòu)的微波PIN二極管復(fù)合介質(zhì)膜，達到改善器件性能和穩(wěn)定性的目的。

2 基本原理

根據(jù)氧化的基本原理[5]，高溫干氧的SiO2與硅界面結(jié)合的緊密程度是最高的，SiO2的生長會消耗一定的硅，硅消耗的厚度占氧化物總厚度的46%；對于連續(xù)生長的氧化層，剛開始氧氣和硅片接觸緊密，但生長出的SiO2層將氧氣和硅片隔離開，此時氧化物的生長發(fā)生在SiO2層與硅的界面處，因此氧分子需要運動穿過已生長的SiO2層，才能繼續(xù)生長SiO2薄膜。故高溫氧化SiO2生長的最初階段是線性階段，該階段氧化物生長厚度約15 nm，其線性等式描述為：

其中，X為氧化物生長厚度，B/A為線性生長速率系數(shù)，t為生長時間。

當氧化物厚度大于15 nm以后，就是氧化生長的第二階段——拋物線階段，其公式為：

其中，B為拋物線生長速率系數(shù)。由于氧化層變厚時，參與反應(yīng)的氧擴散必須通過更長的距離才能到達Si/SiO2界面，反應(yīng)受通過氧化物的氧擴散速率的限制，因此拋物線階段的氧化物生長速率比線性階段的生長速率慢得多。

PECVD SiO2膜工藝通常采用硅烷（SiH4）和一氧化氮（N2O）在等離子體的狀態(tài)下反應(yīng)生成SiO2膜，膜質(zhì)更均勻，針孔較少，質(zhì)量較好，其反應(yīng)方程式為：

PECVD Si3N4工藝通常采用硅烷（SiH4）和氨氣（NH3）反應(yīng)，反應(yīng)方程式為：

3 試驗設(shè)備和試驗過程

3.1 試驗設(shè)備和相關(guān)參數(shù)

試驗設(shè)備及過程監(jiān)測儀器見表1。

表1 試驗設(shè)備及過程監(jiān)測儀器

3.2 試驗過程

微波低壓PIN二極管制備工藝流程如圖1所示，本試驗采用As摻雜的N型＜111＞Si襯底，襯底電阻率不大于0.004Ω·cm，外延厚度為2.5μm，電阻率不小于20Ω·cm。

圖1 微波低壓PIN二極管制備工藝流程

高溫氧化的工藝條件要按照其對擴散后的P+表面摻雜濃度的影響是否能滿足產(chǎn)品技術(shù)指標的要求來選取。試驗中選用了3種工藝條件（氧氣流量、溫度、時間），具體工藝條件見表2。

表2 高溫氧化SiO2工藝條件

為了滿足微波PIN二極管對膜厚的要求，采用PECVD沉積臺的低速沉積工藝[6]來增加SiO2的膜層厚度，且低速沉積可以有效提高SiO2層的致密性，具體工藝參數(shù)見表3，其中Rf為正向微分電阻。

表3 PECVD SiO2工藝條件

根據(jù)國軍標對鈍化層厚度的要求，設(shè)計SiO2增厚層厚度為650 nm，由于SiO2薄膜層對水有很強的親和力，需要在SiO2薄膜層表面增加一層100～250 nm的Si3N4阻擋層。Si3N4阻擋層采用PECVD工藝沉積，工藝條件見表4。

表4 PECVD Si3N4工藝條件

復(fù)合介質(zhì)膜采用高溫干氧工藝生長約150 nm的第一層致密性高的SiO2薄膜，再用PECVD工藝沉積650 nm的SiO2增厚膜層和適當厚度（100～250 nm）的Si3N4阻擋膜層，既保證了鈍化層的厚度，也保證了產(chǎn)品的可靠性。最終形成的復(fù)合介質(zhì)鈍化膜膜層結(jié)構(gòu)如圖2所示。

圖2 復(fù)合介質(zhì)鈍化膜層結(jié)構(gòu)

4 試驗結(jié)果與分析

采用高溫干氧SiO2+PECVD SiO2增厚層+PECVD Si3N4阻擋層復(fù)合介質(zhì)膜鈍化工藝，研究不同工藝條件（溫度、時間）下生長形成的復(fù)合介質(zhì)膜，通過對膜層性能參數(shù)、產(chǎn)品過程監(jiān)測參數(shù)和產(chǎn)品電學(xué)參數(shù)的測試和分析，甄選出更加適合的工藝條件，為后續(xù)研究提供解決方案與理論依據(jù)。

4.1 不同工藝條件下氧化膜的厚度和折射率比較

采用SE 500 Advanced膜厚測試儀，對3種不同工藝條件——950℃、180 min高溫干氧，1050℃、105 min高溫干氧，1100℃、60 min高溫干氧——下的產(chǎn)品測試其氧化膜的厚度和折射率，結(jié)果如圖3所示。

由圖3可以看出，950℃下熱氧化工藝薄膜生長速度過慢，1050℃和1100℃的熱氧化工藝薄膜層生長速度與高溫氧化的原理公式基本吻合。晶向＜100＞的硅在試驗溫度條件下的氧化層厚度和實際晶向＜111＞的硅測出的氧化層厚度對比見表5[1]，從表5中可以看出，實際測試晶向＜111＞氧化層厚度比晶向＜100＞理論厚度值高，這主要是由于晶向＜111＞硅的氧化速率高于晶向＜100＞硅的氧化速率，因此試驗結(jié)果與理論基本吻合。理論中無定形SiO2的折射率在1.46，實際測量的折射率在1.458～1.470之間。

表5 不同工藝條件高溫干氧SiO2薄膜層晶向＜100＞厚度理論值和晶向＜111＞實際值對比[1]

圖3 不同工藝條件高溫氧化SiO2膜層厚度和折射率比較

4.2 不同工藝條件下表面方塊電阻比較

采用SZ-82型四探針測試儀，對同一材料的產(chǎn)品基于不同高溫干氧工藝，比較氧化前后表面方塊電阻對產(chǎn)品表面摻雜濃度的影響，不同工藝的產(chǎn)品表面方塊電阻如圖4所示。

圖4 不同高溫干氧工藝的產(chǎn)品表面方塊電阻

從圖4可以看出，950℃和1050℃溫度下的產(chǎn)品表面方塊電阻氧化前后變化不明顯，控制在10%左右，即表示產(chǎn)品表面摻雜濃度有些許下降，但不影響產(chǎn)品電性能參數(shù)，但是1100℃溫度下的產(chǎn)品表面氧化前后方塊電阻變化非常明顯，方塊電阻變化量在100%～200%，這意味著硅片表面摻雜濃度下降非常厲害。其表面摻雜濃度變化的原因是重摻雜的硅要比輕摻雜的氧化速率快。在拋物線階段，硼摻雜比磷摻雜氧化得快。氧化薄膜中硼趨向混合，這將減弱它的鍵結(jié)構(gòu)，使通過它的氧擴散隨之增大，即高溫氧化SiO2生長存在吸硼排磷的現(xiàn)象及雜質(zhì)在高溫下的自擴散現(xiàn)象。

受表面摻雜濃度影響最大的產(chǎn)品參數(shù)就是正向微分電阻Rf（不大于1Ω為合格），現(xiàn)將已完成高溫氧化的產(chǎn)品不做PECVD，以薄鈍化層的狀態(tài)完成最終流片，封裝后不同高溫干氧工藝的產(chǎn)品電參數(shù)見圖5。從圖5（b）可以看出，產(chǎn)品結(jié)電容Cj-6分布在0.6～0.7 pF之間，滿足結(jié)電容Cj-6≤1 pF的技術(shù)指標，參數(shù)一致性不受高溫氧化的溫度影響。

圖5 不同高溫干氧工藝的產(chǎn)品電參數(shù)

對比圖3～5，分析可知：（1）1100℃的干氧工藝對產(chǎn)品性能影響過大，Rf遠大于常規(guī)酸氣鈍化工藝的電阻，已經(jīng)超出Rf≤1Ω的產(chǎn)品技術(shù)指標要求，并且分布十分不均勻；（2）采用1050℃、105 min的干氧工藝制作SiO2層，試制的產(chǎn)品比常規(guī)酸氣鈍化產(chǎn)品Rf稍大，但未超過10%，能滿足Rf≤1Ω的技術(shù)指標；（3）950℃下，干氧工藝試制的產(chǎn)品比常規(guī)酸氣鈍化產(chǎn)品正向微分電阻略大，也能滿足Rf≤1Ω的技術(shù)指標，但熱氧化速度過慢，故直接淘汰。

4.3 SiO2增厚層+Si3N4阻擋層

Si3N4薄膜是一種物理、化學(xué)性能均非常優(yōu)異的半導(dǎo)體薄膜，具有較高的介電常數(shù)、良好的耐熱、抗腐蝕性能和優(yōu)異的機械性能，但是Si3N4薄膜層厚度必須控制在100～250 nm之間。如果超過250 nm，表面容易發(fā)生硅裂[7]。Si3N4薄膜層生長過程本身存在較大的膜應(yīng)力[8]，但在SiO2薄膜上生長Si3N4薄膜，由SiO2薄膜作為緩沖層，則能釋放相應(yīng)的應(yīng)力。

為了驗證Si3N4薄膜阻擋水汽和堿金屬（鈉離子）的作用，將生長了650 nm SiO2增厚層和生長了650 nm SiO2增厚層+200 nm Si3N4阻擋層的產(chǎn)品完成流片，SiO2增厚層和Si3N4阻擋層膜層厚度和折射率見表6，將芯片放在潮濕箱中擱置72 h，試驗前后電參數(shù)見圖6。圖6中，A為鈍化膜層SiO2潮濕前的電參數(shù)，B為鈍化膜層SiO2潮濕后的電參數(shù)，C為鈍化膜層SiO2+Si3N4潮濕前的電參數(shù)，D為鈍化膜層SiO2+Si3N4潮濕后的電參數(shù)。

表6 SiO2增厚層和Si3N4阻擋層膜層厚度和折射率設(shè)計值與實測值對比

圖6 不同鈍化膜層的產(chǎn)品潮濕篩選前后電參數(shù)對比

從表6可以看出，按照設(shè)計的膜層厚度生長的SiO2增厚層和Si3N4阻擋層，設(shè)計值和測試值基本吻合。

從圖6可以看出，采用SiO2薄膜作為鈍化膜層的芯片，不能長期放置在空氣中，由于SiO2薄膜層親水性強，會導(dǎo)致產(chǎn)品漏電流IR變化很大；而表面增加一層Si3N4薄膜層則能夠很好地起到阻擋水汽和空氣中其他雜質(zhì)的作用，試驗前后的反向漏電流IR沒有明顯變化。

5 結(jié)論

通過高溫干氧工藝和PECVD技術(shù)制備了微波PIN二極管的復(fù)合介質(zhì)鈍化膜層，不同高溫干氧工藝條件下生長的膜層厚度和折射率基本與理論吻合；通過對比產(chǎn)品表面方塊電阻和產(chǎn)品電參數(shù)確定復(fù)合膜的第一層膜采用1050℃高溫干氧工藝更為合適；通過潮濕試驗表明，Si3N4薄膜能夠有效阻擋水汽和堿金屬的作用，作為復(fù)合介質(zhì)鈍化膜的阻擋層是方便可行的。該復(fù)合介質(zhì)膜鈍化技術(shù)可以廣泛應(yīng)用于低壓PIN二極管、限幅二極管、階躍二極管的制作中，具有提高二極管器件可靠性和環(huán)境適應(yīng)性的優(yōu)勢，可提升產(chǎn)品質(zhì)量。