王廷凱，周 強(qiáng)，武 元

(北京航空航天大學(xué) 自動(dòng)化科學(xué)與電氣工程學(xué)院，北京 100191)

0 引言

隨著仿真技術(shù)的迅速發(fā)展，仿真模型變的較為復(fù)雜，仿真規(guī)模也越來(lái)越大，目前單節(jié)點(diǎn)仿真測(cè)試系統(tǒng)已經(jīng)無(wú)法滿足實(shí)際仿真需求。采取多個(gè)節(jié)點(diǎn)協(xié)同仿真，建立分布式仿真系統(tǒng)是未來(lái)的發(fā)展方向。

對(duì)于分布式仿真測(cè)試系統(tǒng)，業(yè)內(nèi)已有部分研究。國(guó)外，1978年美國(guó)空軍上尉J.A.Thorpe在“Future Views：Aircrew Training 1980-2000”論文中首次提出分布式仿真的概念，但限于當(dāng)時(shí)的技術(shù)條件，未能投入到工程領(lǐng)域中[1]。1983年，美國(guó)國(guó)防部提出SIMENT計(jì)劃，將車輛、飛機(jī)等多種仿真器連接起來(lái)組成了仿真網(wǎng)絡(luò)，首次成功應(yīng)用了分布式仿真技術(shù)[2]。1989年，分布式仿真技術(shù)有了新的發(fā)展，不再僅支持同構(gòu)網(wǎng)絡(luò)，也兼容支持異構(gòu)網(wǎng)絡(luò)[3]。1996年美國(guó)國(guó)防部建模與綜合辦公室提出仿真綜合框架(HLA)，綜合了DIS以及ALSP協(xié)議，支持多類型仿真應(yīng)用[4-5]。

國(guó)內(nèi)，國(guó)防科技大學(xué)建立的KD-DRT系統(tǒng)是基于反射內(nèi)存連接實(shí)現(xiàn)多計(jì)算機(jī)節(jié)點(diǎn)仿真數(shù)據(jù)通信[6]；中國(guó)航天科工二院建立了基于協(xié)同仿真技術(shù)、支持多產(chǎn)品多領(lǐng)域協(xié)同仿真的COSIM平臺(tái)[7]；華如公司建立的XSIM可擴(kuò)展仿真平臺(tái)是借助多臺(tái)計(jì)算機(jī)共同完成多實(shí)驗(yàn)、多設(shè)計(jì)、多樣本的仿真需求[8]。北京神州惠普科技公司研制的DWK借鑒了HLA仿真結(jié)構(gòu)，采用實(shí)時(shí)數(shù)據(jù)分發(fā)服務(wù)(DDS)，并對(duì)各個(gè)組件建模，從而建立起分布式仿真測(cè)試系統(tǒng)及其開發(fā)工具[9]。

目前，分布式仿真系統(tǒng)都是采取反射內(nèi)存網(wǎng)絡(luò)作為通信協(xié)議，反射內(nèi)存網(wǎng)絡(luò)又多是采用光纖作為傳輸介質(zhì)[10]。反射內(nèi)存網(wǎng)絡(luò)直接靠硬件實(shí)現(xiàn)數(shù)據(jù)映射，延遲低且可預(yù)測(cè)。隨著分布式仿真技術(shù)的蓬勃發(fā)展，仿真節(jié)點(diǎn)個(gè)數(shù)逐漸增加，各個(gè)仿真節(jié)點(diǎn)由于分散在不同區(qū)域[11]，有時(shí)相距較遠(yuǎn)可達(dá)數(shù)十千米。這時(shí)網(wǎng)絡(luò)的傳輸延時(shí)、數(shù)據(jù)處理延時(shí)增大，會(huì)嚴(yán)重影響仿真系統(tǒng)性能[12]。為解決各仿真節(jié)點(diǎn)遠(yuǎn)距離實(shí)時(shí)通信的問(wèn)題，研制實(shí)現(xiàn)了用于長(zhǎng)距離、高速率、低數(shù)據(jù)處理延時(shí)的高速光電轉(zhuǎn)換接口單元。該接口單元可以作為一個(gè)節(jié)點(diǎn)加入到用戶原有的反射內(nèi)存網(wǎng)絡(luò)中，主旨是用于解決遠(yuǎn)程多節(jié)點(diǎn)分布式仿真測(cè)試系統(tǒng)中仿真節(jié)點(diǎn)互連問(wèn)題，以及實(shí)現(xiàn)多種電信號(hào)(數(shù)字IO、LVDS、RS422、ARINC429、模擬量)的接口通信功能。該系統(tǒng)可以滿足如下功能需求：

1)可以實(shí)現(xiàn)電信號(hào)和光信號(hào)間的高速轉(zhuǎn)換，可支持?jǐn)?shù)字IO、 LVDS、RS422、ARINC429、模擬量接口電信號(hào)的交互傳輸；

2)有效傳輸距離達(dá)到10 km以上，信息在各仿真節(jié)點(diǎn)間的數(shù)據(jù)處理延時(shí)達(dá)到微秒級(jí)；

3)配備人機(jī)交互監(jiān)控界面。

1 總體設(shè)計(jì)

高速光電轉(zhuǎn)換接口單元包括光纖轉(zhuǎn)換器和多功能接口模塊兩個(gè)組成部分。單元的總體架構(gòu)如圖1所示。

圖1 高速光電轉(zhuǎn)換接口單元架構(gòu)簡(jiǎn)圖

光纖轉(zhuǎn)換器用于接入原有多模光纖反射內(nèi)存網(wǎng)絡(luò)，將多模光纖信號(hào)轉(zhuǎn)換為單模光纖信號(hào)，以便于實(shí)現(xiàn)長(zhǎng)距離傳輸。實(shí)際方案實(shí)施中選用了商用的千兆單多模雙纖轉(zhuǎn)換器，具體型號(hào)為STC-9SMCMM-D-SC，其主要技術(shù)指標(biāo)如下：

1)可在850 nm、1 310 nm多模光纖和1 310 nm、1 550 nm單模光纖之間進(jìn)行轉(zhuǎn)換；

2)支持全雙工和半雙工網(wǎng)絡(luò)通信，帶有自動(dòng)協(xié)商能力；

3)支持各種長(zhǎng)度數(shù)據(jù)包；

4)低功耗低發(fā)熱可長(zhǎng)時(shí)間穩(wěn)定工作。

光纖轉(zhuǎn)換器實(shí)現(xiàn)了多模反射內(nèi)存網(wǎng)絡(luò)和多功能接口模塊的遠(yuǎn)距離通信。當(dāng)光纖網(wǎng)絡(luò)中某一節(jié)點(diǎn)有數(shù)據(jù)更新時(shí)，數(shù)據(jù)經(jīng)過(guò)光纖轉(zhuǎn)換器后將多模光纖信號(hào)轉(zhuǎn)換為單模光纖信號(hào)并遠(yuǎn)距離傳輸給多功能接口模塊。多功能接口模塊接收到單模光纖數(shù)據(jù)后，一方面將光纖數(shù)據(jù)轉(zhuǎn)發(fā)，另一方面根據(jù)地址信息截獲數(shù)據(jù)進(jìn)行處理。多功能接口模塊接收到外部電信號(hào)時(shí)，將數(shù)據(jù)按照反射內(nèi)存網(wǎng)絡(luò)幀格式進(jìn)行重組，通過(guò)單模光纖發(fā)送至光纖轉(zhuǎn)換器，再由光纖轉(zhuǎn)換器將數(shù)據(jù)同步到反射內(nèi)存網(wǎng)絡(luò)中。

2 多功能接口模塊硬件設(shè)計(jì)

為滿足強(qiáng)實(shí)時(shí)性遠(yuǎn)距離傳輸?shù)哪康?，多功能接口模塊具有如下技術(shù)特點(diǎn)：

1)采用單模光纖作為通信介質(zhì)；

2)通信協(xié)議兼容反射內(nèi)存網(wǎng)絡(luò)；

3)采用母板配合子板的架構(gòu)。

傳統(tǒng)的總線協(xié)議轉(zhuǎn)換裝置一般將所有的通信接口集成到一塊板卡上，并通過(guò) FPGA或者DSP實(shí)現(xiàn)各通道協(xié)議之間的轉(zhuǎn)換[13]。

但是對(duì)于分布式仿真測(cè)試系統(tǒng)，各個(gè)仿真節(jié)點(diǎn)具有的總線類型不完全相同，而且通道數(shù)量迥異，如果采用集成到一塊板卡上的架構(gòu)設(shè)計(jì)，會(huì)使得通信接口使用率低，造成浪費(fèi)。

因此接口模塊設(shè)計(jì)采用了母板配合子板的總體架構(gòu)形式。其中，母板通過(guò)高速光纖與仿真網(wǎng)絡(luò)完成數(shù)據(jù)交互，子板與母板采用GTX高速差分線連接通信，物理連接上采用可插拔的XMC接口。母板與多個(gè)子板協(xié)同工作，共同完成仿真任務(wù)，實(shí)現(xiàn)對(duì)不同接口信號(hào)的處理。

2.1 母板結(jié)構(gòu)設(shè)計(jì)

母板設(shè)計(jì)基于FPGA技術(shù)，用于實(shí)現(xiàn)與光纖網(wǎng)絡(luò)的數(shù)據(jù)交互，并將指令及信息通過(guò)GTX高速串行數(shù)據(jù)線分發(fā)至各子板。母板在硬件結(jié)構(gòu)上主要包括5個(gè)模塊：FPGA最小系統(tǒng)模塊、電源模塊、光纖通信模塊、板間通信模塊和狀態(tài)顯示模塊。其結(jié)構(gòu)如圖2所示，實(shí)物如圖3所示，其中子板一、子板三在母板正面插載，子板二、子板四在母板背面插載。

圖2 多功能接口模塊母板結(jié)構(gòu)示意圖

圖3 接口模塊母板實(shí)物圖

FPGA最小系統(tǒng)采用Xilinx公司 XC7K325T系列產(chǎn)品，具體型號(hào)為 XC7K325T FFG900。該芯片邏輯資源充足，內(nèi)部RAM可達(dá)一萬(wàn)六千多KB，單端IO數(shù)量500個(gè)，差分IO數(shù)量120對(duì)，還有16對(duì)高速差分收發(fā)端口，可以滿足設(shè)計(jì)需要。設(shè)計(jì)中采用的是Master BPI配置模式(即主BPI配置模式)，通過(guò)配置M[2：0]為“010”，并且外掛一片 BPI Flash芯片實(shí)現(xiàn)，具體型號(hào)為PC28F00AP30TF，該型號(hào)芯片存儲(chǔ)容量是1G bit，具有并行獨(dú)立的16位數(shù)據(jù)線和26位地址線，可以通過(guò)并行加載的方式更快的向FPGA中寫入固化程序。在這種配置模式下，可以兼容JTAG配置模式，實(shí)現(xiàn)FPGA的在線配置和調(diào)試。

電源模塊采用12 V的開關(guān)電源供電，為滿足板卡各芯片的供電需求，借助PTH08T230芯片搭建電壓轉(zhuǎn)換電路將12 V電壓轉(zhuǎn)換為1 V、1.8 V、2.5 V、3.3 V供FPGA內(nèi)核以及IO輸出使用；使用LT1963和LT1528芯片產(chǎn)生2.5 V、3.3 V給光纖模塊及串并轉(zhuǎn)換芯片TLK2501供電。

因?yàn)殡娐分邪喾N類型電源，為避免各模塊工作順序混亂造成電路產(chǎn)生不確定狀態(tài)，對(duì)于每種電壓的上電時(shí)序要有精確的控制。為保證FPGA最小系統(tǒng)的可靠性和穩(wěn)定性，要求FPGA的上電時(shí)序符合先上電內(nèi)核電壓，而后上電IO端口電壓，并且要求內(nèi)核電壓在建立的過(guò)程中單調(diào)上升。在本設(shè)計(jì)中，采用的上電時(shí)序?yàn)椋菏紫壬想妰?nèi)核電壓1 V，第二上電輔助電壓及普通IO端口電壓1.8 V，第三上電普通 IO 端口電壓2.5 V 和3.3 V。設(shè)計(jì)過(guò)程中，通過(guò)采用上電延遲芯片TPS3808，將1 V作為1.8 V上電的使能信號(hào)，1.8 V作為2.5 V和3.3 V的上電使能信號(hào)，從而達(dá)到順序上電的目的。

光纖通信模塊由高速串并轉(zhuǎn)換芯片 TLK2501和SFP光纖模塊FTCS-1324-20組成，數(shù)據(jù)在光纖中以串行方式傳輸，經(jīng)過(guò)轉(zhuǎn)換芯片后變?yōu)椴⑿行盘?hào)傳遞給FPGA，結(jié)構(gòu)圖如圖4所示。TLK2501是一款千兆位級(jí)收發(fā)器，可以支持1.5～2.5 Gbps的串并轉(zhuǎn)換，芯片內(nèi)部分為接收數(shù)據(jù)轉(zhuǎn)換區(qū)和發(fā)送數(shù)據(jù)轉(zhuǎn)換區(qū)兩部分[14]。

圖4 光纖模塊框圖

因?yàn)榉瓷鋬?nèi)存網(wǎng)中各個(gè)節(jié)點(diǎn)是采用GE研制的反射內(nèi)存卡，GE卡的TLK2501芯片采用106.25 MHz時(shí)鐘發(fā)送，為了保持通信的穩(wěn)定可靠性，同樣選擇106.25 MHz時(shí)鐘作為母板TLK2501芯片的發(fā)送參考時(shí)鐘，此時(shí)TLK2501的數(shù)據(jù)傳輸速率位2.125 Gbps。

板間通信模塊用來(lái)實(shí)現(xiàn)母板與子板的通信連接，包括一對(duì)GTX信號(hào)，一個(gè)復(fù)位信號(hào)，兩個(gè)狀態(tài)指示信號(hào)。GTX高速通信采用的是IBERT 7 Series GTX IP核，該IP核實(shí)現(xiàn)用戶層數(shù)據(jù)與8B/10B編碼方式的串行GTX數(shù)據(jù)的相互轉(zhuǎn)換，在使用時(shí)僅需要配置參考時(shí)鐘，通信速率等設(shè)置即可實(shí)現(xiàn)高速串行通信。配置IP核時(shí)，選擇設(shè)置參考時(shí)鐘為156.25 MHz，數(shù)據(jù)輸入為32位并行輸入，GTX的通信速率可以達(dá)到3.125 Gbps。在PCB設(shè)計(jì)過(guò)程中，GTX差分線走線完全遵循等長(zhǎng)等間距的規(guī)則[15]。

狀態(tài)顯示模塊是實(shí)現(xiàn)RS232串口與上位機(jī)的通信，使用MAX3223芯片實(shí)現(xiàn)串口差分信號(hào)與單端信號(hào)的轉(zhuǎn)換。另外使用Python+pyqt設(shè)計(jì)了人機(jī)交互界面，實(shí)現(xiàn)對(duì)系統(tǒng)的監(jiān)控，監(jiān)控信息包括：各個(gè)功能子板的連接狀態(tài)、反射內(nèi)存接口的連接狀態(tài)、各個(gè)接口的數(shù)據(jù)流量情況。

2.2 子板結(jié)構(gòu)設(shè)計(jì)

功能需求上需要完成包括ARINC429、RS422、LVDS、數(shù)字IO四種通信總線以及AD數(shù)模轉(zhuǎn)換功能。由于LVDS信號(hào)常伴隨著TTL信號(hào)使用，用于判別LVDS信號(hào)所代表的信息段含義，因此在設(shè)計(jì)時(shí)，將 LVDS接口與IO接口設(shè)計(jì)在同一塊子板上。

因此共設(shè)計(jì)出四塊子板，分別實(shí)現(xiàn)上述4種功能。四張子板均是通過(guò)XMC接口與母板進(jìn)行GTX通信，在設(shè)計(jì)過(guò)程中有較多通用部分，主要區(qū)別在于各個(gè)子板實(shí)現(xiàn)的接口類型不同。子板結(jié)構(gòu)如圖5所示，實(shí)物如圖6所示，依次是LVDS與IO接口子板，ARINC429接口子板，RS422接口子板，AD采集子板。

圖5 接口模塊子板結(jié)構(gòu)示意圖

圖6 接口模塊子板實(shí)物圖

2.2.1 子板通用部分設(shè)計(jì)

子板通用部分設(shè)計(jì)主要包括電源部分、FPGA芯片及其外圍電路、子母板連接器設(shè)計(jì)，其中電源模塊總電源采取12 V電壓，其是通過(guò)XMC接口從母板取得，再通過(guò)LTM4644四降壓型穩(wěn)壓器轉(zhuǎn)換出1.2 V、2.5 V、3.3 V、5 V電壓給FPGA及其余接口芯片供電。該芯片可支持同時(shí)輸出四路不同電壓，并且每路的最大電流值可達(dá)4 A，輸出的供電精度誤差在33 mV。

FPGA最小系統(tǒng)采用Xilinx公司的FPGA，具體型號(hào)是XC6SLX45T-2CSG324I，該型號(hào)有四對(duì)GTX專用引腳，普通IO引腳有100多個(gè)，足以滿足通信需求。子板采用的配置電路與母板有所不同，使用的是 Master SPI 配置模式(即主SPI配置模式)。主 SPI 配置模式同樣可以支持 JTAG 配置模式，與母板采用的主BPI配置模式相比，兩種配置模式僅在程序存儲(chǔ)芯片的選擇上不相同，主SPI配置模式中FPGA和Flash 之間采用的是串行數(shù)據(jù)線連接，F(xiàn)PGA固化程序的加載速度相比BPI配置模式較慢。在設(shè)計(jì)中，子板的FPGA程序的復(fù)雜程度小于母板，不需要采用BPI配置模式提升FPGA 固化程序的加載速度，因此子板最小系統(tǒng)存儲(chǔ)芯片選擇的是128Mbit的SPI Flash芯片 N25Q128A13ESE40G。

在通信領(lǐng)域，板卡間通信速率主要取決于連接器的質(zhì)量與性能[16]。采用XMC接插件，該類型接插件最高可達(dá)8 Gbps的通信速率，可以滿足子母板高速通信需求。

2.2.2 子板專用部分設(shè)計(jì)

子板專用部分設(shè)計(jì)主要是FPGA與外部不同接口信號(hào)的通信設(shè)計(jì)。

LVDS信號(hào)為3.3 V的低壓差分信號(hào)，其本質(zhì)上是在差分線之間產(chǎn)生330 mA的微小電流，通過(guò)附加100歐姆的終端電阻實(shí)現(xiàn) 3.3 V的電壓差。因此LVDS信號(hào)的收發(fā)需要分別采用專用的驅(qū)動(dòng)器和接收器實(shí)現(xiàn)，而不能直接連接FPGA的引腳。開關(guān)量的輸入輸出都是符合TTL電平標(biāo)準(zhǔn)，而 FPGA 的引腳采用的是LVTTL電平標(biāo)準(zhǔn)，因此需要采用芯片實(shí)現(xiàn)TTL電平標(biāo)準(zhǔn)與LVTTL電平標(biāo)準(zhǔn)的轉(zhuǎn)換，作為FPGA與外部開關(guān)量信號(hào)之間的數(shù)據(jù)交互的橋梁。因此LVDS與IO接口子板采用DSLV047、DSLV048 電平轉(zhuǎn)換芯片，實(shí)現(xiàn)LVDS信號(hào)兩路發(fā)送兩路接收，采用74ACT244實(shí)現(xiàn)TTL數(shù)字IO信號(hào)的輸入輸出。

ARINC429屬于廣播方式單總線，節(jié)點(diǎn)之間的數(shù)據(jù)交互采用78 Ω、非平衡的屏蔽雙絞線作為傳輸介質(zhì)，雙極性歸零碼作為數(shù)字量表示方式，可以連接一個(gè)發(fā)送者和最多20個(gè)接收者。ARINC429接口子板以 HOLT公司出產(chǎn)的ARNIC429總線底層通信控制芯片HI3585PQI為核心設(shè)計(jì)而成。芯片的組成部分有發(fā)送模塊、接收模塊和控制模塊3個(gè)模塊[17]，主要功能是通過(guò)SPI總線實(shí)現(xiàn)對(duì)芯片控制寄存器的配置，狀態(tài)寄存器的讀取以及 ARNIC429 數(shù)據(jù)、Label值的讀寫。

RS422子板采用MAX3077芯片實(shí)現(xiàn)RS422差分信號(hào)與單端信號(hào)的轉(zhuǎn)換。該芯片具有一個(gè)接收器和一個(gè)驅(qū)動(dòng)器，能夠?qū)崿F(xiàn) RS422 差分信號(hào)和單端信號(hào)之間的轉(zhuǎn)換。而且MAX3077E的驅(qū)動(dòng)器壓擺率不受限制，可以支持高達(dá)16 Mbps的傳輸速率。

AD子卡用于實(shí)現(xiàn)模擬電壓采集與輸出的功能，采用AD9280、AD9708實(shí)現(xiàn)AD、DA數(shù)據(jù)的轉(zhuǎn)換，兩芯片均為8位精度。設(shè)計(jì)中選用AD9280芯片2 V 輸入模式，即電壓的采集范圍是0～2 V。因?yàn)樵O(shè)計(jì)中對(duì)模擬量的采集范圍要求是-10～+10 V，因此需要通過(guò)AD9280芯片搭配電壓調(diào)理電路，以滿足采集范圍的要求[18]。為保證模擬量輸入在電壓調(diào)理電路前后的電壓值不因?yàn)榉謮禾匦远陆?，需要在設(shè)計(jì)時(shí)盡可能的增大輸入阻抗和減小輸出阻抗。因此在設(shè)計(jì)中利用運(yùn)放高輸入阻抗低輸出阻抗的特性，采用運(yùn)放構(gòu)成電壓調(diào)理電路，將-10～+10 V的電壓采集范圍映射到0～2 V 之間。

3 固件設(shè)計(jì)

3.1 母板固件程序設(shè)計(jì)

母板FPGA程序主要包括3個(gè)組成部分，第一部分負(fù)責(zé)與反射內(nèi)存網(wǎng)絡(luò)通信，包括解碼反射內(nèi)存幀，將FPGA本地需要上傳的數(shù)據(jù)按照反射內(nèi)存協(xié)議進(jìn)行編碼；第二部分負(fù)責(zé)處理FPGA本地幀消息，負(fù)責(zé)對(duì)子板數(shù)據(jù)的讀寫，包括判斷當(dāng)前本地幀歸屬的子板接口序號(hào)，循環(huán)掃描子板數(shù)據(jù)接口狀態(tài)。第三部分負(fù)責(zé)處理GTX幀數(shù)據(jù)，包括對(duì)接收到4個(gè)子板的GTX幀數(shù)據(jù)進(jìn)行處理，以及將發(fā)送給子板的FPGA本地幀轉(zhuǎn)換為GTX幀，母板程序如圖7所示。

圖7 母板程序結(jié)構(gòu)圖

圖8 自定義GTX幀格式

本設(shè)計(jì)在解碼存儲(chǔ)反射內(nèi)存網(wǎng)絡(luò)信息過(guò)程中是調(diào)用母板FPGA的RAM硬核資源作為節(jié)點(diǎn)的共享內(nèi)存。因?yàn)镕PGA的存儲(chǔ)資源不足以支持存儲(chǔ)反射內(nèi)存網(wǎng)絡(luò)中所有的數(shù)據(jù)信息，而且遠(yuǎn)距離智能IO接口系統(tǒng)作為一個(gè)節(jié)點(diǎn)加入到反射內(nèi)存網(wǎng)絡(luò)中后，讀寫的反射內(nèi)存信息都存儲(chǔ)在反射內(nèi)存網(wǎng)絡(luò)中的某一段地址中，因此FPGA只需要存儲(chǔ)這一段的地址信息，并將更新其他地址的數(shù)據(jù)幀信息轉(zhuǎn)發(fā)到下一個(gè)節(jié)點(diǎn)。

反射內(nèi)存網(wǎng)絡(luò)幀共包含128 bit，依次分別是地址位(32 bit雙字)、類型判別(8 bit，用來(lái)判斷幀類型：數(shù)據(jù)幀以及命令幀)、ID號(hào)(8 bit)、固定碼1(16 bit)、數(shù)據(jù)位(32 bit雙字)、固定碼2(16 bit)、校驗(yàn)碼(16 bit)。

FPGA對(duì)接收到的反射內(nèi)存網(wǎng)絡(luò)幀進(jìn)行解碼，根據(jù)地址信息定位對(duì)應(yīng)的子板接口信號(hào)，4個(gè)子板接口對(duì)應(yīng)的基地址分別為 0x0h、0x20000h、0x40000h 和 0x80000h，通過(guò)基地址判斷出子板接口序號(hào)后，將偏移地址部分映射到8bit的子板寄存器地址。根據(jù)類型判別判斷是命令幀還是數(shù)據(jù)幀。

子母板間的通信采用自定義的幀格式，自定義的GTX幀格式如圖9所示。為保證通信過(guò)程中傳輸數(shù)據(jù)不出現(xiàn)錯(cuò)位、丟數(shù)等問(wèn)題，在設(shè)計(jì)GTX幀時(shí)在幀的首位分別添加幀頭0xAAFF0055和幀尾0x55FF00AA，用以在判斷當(dāng)前GTX幀是否發(fā)送成功。CMD 表示一個(gè)命令字，母板或子板的FPGA固件程序會(huì)根據(jù)該位的數(shù)值執(zhí)行相應(yīng)的操作。Length表示幀數(shù)據(jù)的長(zhǎng)度，若長(zhǎng)度不符則丟棄該幀數(shù)據(jù)。Data表示幀數(shù)據(jù)，長(zhǎng)度由幀數(shù)據(jù)長(zhǎng)度Length決定，為L(zhǎng)ength*32 bit，用來(lái)承載需要傳遞的數(shù)據(jù)。

圖9 LVDS子板程序框圖

分析系統(tǒng)中涉及到的總線協(xié)議時(shí)，發(fā)現(xiàn)RS422以8 bit為發(fā)送數(shù)據(jù)的最小單位，但是GTX幀消息由于使用官方IP核的原因，需要以32 bit為發(fā)送數(shù)據(jù)的最小單位，所以可能會(huì)出現(xiàn)發(fā)送數(shù)據(jù)信息不滿足32 bit，無(wú)法構(gòu)成GTX 的一個(gè)數(shù)據(jù)位的情況。為解決這個(gè)問(wèn)題，將不滿足32 bit的數(shù)據(jù)信息通過(guò)高位補(bǔ)0的方式填充為32 bit，然后在CMD中控制32 bit數(shù)據(jù)的無(wú)效字節(jié)個(gè)數(shù)。母板向子板發(fā)送的下行CMD 命令中包含讀寫命令、數(shù)據(jù)有效位數(shù)和命令操作的寄存器地址三部分信息。

為確保每一個(gè)指令和數(shù)據(jù)都正確的從母板傳輸?shù)阶影?，每?dāng)母板向子板發(fā)送一個(gè)GTX幀后，都需要子板向母板返回一個(gè) GTX返回幀表示GTX幀是否發(fā)送成功。子板向母板發(fā)送的GTX返回幀中，CMD命令操作狀態(tài)和寄存器地址兩部分信息。當(dāng)下行命令發(fā)送正確或錯(cuò)誤時(shí)，GTX返回幀中的 CMD命令字[15：8]bit為0或1；當(dāng)下行命令請(qǐng)求訪問(wèn)子板某個(gè)寄存器地址的值時(shí)，GTX返回幀返回該數(shù)據(jù)值，CMD命令字[15：8]bit為2。

3.2 子板固件程序設(shè)計(jì)

子板程序設(shè)計(jì)主要內(nèi)容包括接收母板發(fā)送過(guò)來(lái)的GTX數(shù)據(jù)幀，通過(guò)FPGA解碼重組轉(zhuǎn)發(fā)給接口芯片；FPGA接收到接口芯片上傳的數(shù)據(jù)并將其轉(zhuǎn)換為GTX幀發(fā)送給母板。

3.2.1 LVDS子板程序設(shè)計(jì)

LVDS接口子板的FPGA程序主要包括四部分功能，分別是GTX幀收發(fā)、數(shù)據(jù)分類、LVDS遙測(cè)字收發(fā)和IO通道指令收發(fā)。其程序如圖9所示。

在接收到GTX幀消息后，根據(jù)幀消息中的寄存器地址判斷是命令信息還是數(shù)據(jù)信息，命令信息主要包括LVDS遙測(cè)字的收發(fā)使能，收發(fā)遙測(cè)字個(gè)數(shù)，IO指令的收發(fā)使能以及收發(fā)數(shù)據(jù)的清零，每一條命令信息都對(duì)應(yīng)一個(gè)特定的寄存器地址。LVDS遙測(cè)信號(hào)在接收過(guò)程中，是以幀的形式接收的，并伴隨著采樣時(shí)鐘，每一個(gè)遙測(cè)幀由多個(gè)遙測(cè)字組成。每一個(gè)LVDS遙測(cè)字都包含26 bit的信息，從低位到高位依次是起始位0、8位地址信息、16位數(shù)據(jù)信息和1位奇偶校驗(yàn)位。

LVDS遙測(cè)信號(hào)輸入存在因干擾導(dǎo)致數(shù)據(jù)丟失，影響遙測(cè)字接收數(shù)量的可能。因此在設(shè)計(jì)遙測(cè)信息接收模塊時(shí)，利用FPGA并行處理的特性，設(shè)計(jì)了用于識(shí)別遙測(cè)字丟失的功能。每一個(gè)遙測(cè)幀之間的時(shí)間間隔最少為4 ms，遙測(cè)幀中每一個(gè)遙測(cè)字的時(shí)間間隔最多為10個(gè)遙測(cè)時(shí)鐘周期(遙測(cè)時(shí)鐘為 13 MHz)，大約為1 μs。通過(guò)這個(gè)判斷條件，設(shè)置計(jì)數(shù)模塊，每當(dāng)接收完成一個(gè)遙測(cè)字后開始以125 MHz的系統(tǒng)時(shí)鐘重新計(jì)數(shù)，若計(jì)數(shù)值超過(guò)500(即4 μs)還未收到下一個(gè)遙測(cè)字，則表示接收過(guò)程中丟失遙測(cè)字。

3.2.2 ARINC子板程序設(shè)計(jì)

ARINC429 接口子板的FPGA程序主要包括三部分，GTX幀收發(fā)、數(shù)據(jù)分類和 ARINC429總線數(shù)據(jù)收發(fā)?；竟δ芘cLVDS子板類似。不同之處是需要將GTX 幀發(fā)送的寄存器地址和數(shù)據(jù)譯碼為滿足協(xié)議芯片HI3585配置和讀寫規(guī)則的數(shù)據(jù)?？偪匦酒現(xiàn)PGA與HI3585通過(guò)SPI總線通信，SPI通信協(xié)議包括CS、SCLK、MOSI、MISO四個(gè)信號(hào)。FPGA則負(fù)責(zé)GTX幀與SPI通信格式的互相轉(zhuǎn)換。

ARINC429接口子板中采用的系統(tǒng)時(shí)鐘為125 MHz的高頻時(shí)鐘，當(dāng)FPGA中組合電路過(guò)于復(fù)雜時(shí)更易發(fā)生亞穩(wěn)態(tài)的現(xiàn)象。因此控制模塊在FPGA中對(duì)狀態(tài)機(jī)編碼時(shí)，采用了獨(dú)熱碼的編碼技術(shù)，即任一個(gè)狀態(tài)編碼中只有一位二進(jìn)制數(shù)為1，其余各位都為0，如1_0000_0000。上述編碼經(jīng)過(guò)FPGA編譯后得到的集成電路中，N個(gè)D觸發(fā)器就可以實(shí)現(xiàn)N個(gè)狀態(tài)的狀態(tài)機(jī)，可以降低狀態(tài)機(jī)在狀態(tài)轉(zhuǎn)換時(shí)出現(xiàn)亞穩(wěn)態(tài)的概率。

3.2.3 RS422子板程序設(shè)計(jì)

RS422接口子板程序同樣包括以上3個(gè)部分。RS422接口數(shù)據(jù)由11 bit組成，包括1位起始位，8位數(shù)據(jù)位，1位停止位，1位校驗(yàn)位。在接收RS422數(shù)據(jù)時(shí)，為防止干擾毛刺的影響，采取三次采樣取眾數(shù)的方法。根據(jù)系統(tǒng)時(shí)鐘125 MHz計(jì)算出RS422信息中每一位串行數(shù)據(jù)需要占用的時(shí)鐘周期個(gè)數(shù)n，例如1 MHz的波特率需要占用125個(gè)系統(tǒng)時(shí)鐘。在采樣時(shí)鐘周期中選取n/2+1、n/2和n/2-1這3個(gè)時(shí)刻進(jìn)行三次采樣，進(jìn)而提高了系統(tǒng)采樣的可靠性。

3.2.4 AD采集子板設(shè)計(jì)

AD采集接口子板程序中包含GTX幀收發(fā)、數(shù)據(jù)分類和AD采集濾波3個(gè)部分。其中程序的關(guān)鍵部分在于AD采集濾波模塊。常用的濾波算法包括中位值濾波法和算數(shù)平均濾波法。中位值濾波法是通過(guò)連續(xù)采集15個(gè)數(shù)據(jù)，并將15個(gè)數(shù)據(jù)排序得到中間值，此中間值即為采樣結(jié)果[19]。但是這種方法需要對(duì)包含8 bit信息的15個(gè)數(shù)據(jù)排序，會(huì)采用大量的比較器，占用FPGA過(guò)多的資源。算數(shù)平均濾波法，通過(guò)連續(xù)采集16個(gè)數(shù)據(jù)，并計(jì)算出16個(gè)數(shù)據(jù)的平均值即為采樣結(jié)果。這種方法在計(jì)算平均值時(shí)借用了二進(jìn)制除法的思想，通過(guò)將16個(gè)數(shù)據(jù)的和右移四位實(shí)現(xiàn)除以16的運(yùn)算，適用于FPGA的運(yùn)算邏輯。但是當(dāng)這16個(gè)數(shù)據(jù)中出現(xiàn)一個(gè)過(guò)沖擊數(shù)據(jù)時(shí)，雖然經(jīng)過(guò)算數(shù)平均，但是依然會(huì)對(duì)結(jié)果造成影響。

濾波方法采用防脈沖干擾平均濾波法，該方法綜合了上述兩種方法的優(yōu)點(diǎn)，通過(guò)連續(xù)采集18個(gè)數(shù)據(jù)，判別并去除其中的最大值和最小值，并將剩余的16個(gè)采集數(shù)據(jù)進(jìn)行平均，得到的算數(shù)平均值即為最終的采樣結(jié)果。這種方法一方面避免了偶然發(fā)生的脈沖性干擾的影響，另一方面濾除了隨機(jī)性的干擾信號(hào)。這樣既避免了偶然發(fā)生的脈沖性干擾的影響，又濾除了隨機(jī)性的干擾信號(hào)。

4 上位機(jī)軟件設(shè)計(jì)

上位機(jī)軟件配合串口實(shí)現(xiàn)對(duì)系統(tǒng)狀態(tài)及數(shù)據(jù)的監(jiān)控顯示。界面采用python編寫，實(shí)現(xiàn)母板與上位機(jī)的232串口通信，實(shí)時(shí)顯示光纖以及各個(gè)子板的連接狀態(tài)，各個(gè)子板收發(fā)數(shù)據(jù)顯示。進(jìn)入軟件后首先查詢光纖及各個(gè)子板連接狀態(tài)，當(dāng)連接正常后，啟動(dòng)系統(tǒng)。這里選取RS422子板為例，其人機(jī)交互監(jiān)控界面如圖10所示。

圖10 RS422子板測(cè)試

5 性能測(cè)試分析

智能IO系統(tǒng)是為了解決分布式仿真測(cè)試中數(shù)據(jù)通信的問(wèn)題，最重要的是實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)通信的低延時(shí)。

整個(gè)系統(tǒng)的延時(shí)時(shí)間包括光纖的傳輸延時(shí)以及數(shù)據(jù)處理延時(shí)。傳輸延時(shí)是由節(jié)點(diǎn)間距離決定，每千米距離傳輸延時(shí)大約為5[20]。處理延時(shí)是光信號(hào)與對(duì)應(yīng)接口電信號(hào)的轉(zhuǎn)換延時(shí)?，F(xiàn)對(duì)該系統(tǒng)處理延時(shí)性能進(jìn)行評(píng)估，測(cè)試選取422子板測(cè)量，其他子板測(cè)量方法相同。測(cè)量方法是將母板開始接收反射內(nèi)存卡的光纖數(shù)據(jù)這一時(shí)刻記為T0，母板接收到光纖數(shù)據(jù)后，對(duì)反射內(nèi)存數(shù)據(jù)進(jìn)行譯碼并組建成GTX幀，再通過(guò)GTX發(fā)送給422子板，子板收到GTX幀后經(jīng)過(guò)譯碼、數(shù)據(jù)緩存后發(fā)送到422通道，將準(zhǔn)備發(fā)送第一個(gè)422字節(jié)的時(shí)刻記為T1，數(shù)據(jù)處理延時(shí)。

處理延時(shí)的測(cè)量有兩種方法，方法一是示波器測(cè)量，方法二是使用FPGA計(jì)數(shù)測(cè)量。示波器測(cè)量的方法是選取FPGA的A、B兩個(gè)IO輸出端口，在T0時(shí)刻A端口電壓置高，T1時(shí)刻B端口置高，通過(guò)示波器測(cè)量A、B兩個(gè)端口置高的時(shí)間間隔即為處理延時(shí)，如圖11所示。FPGA計(jì)數(shù)測(cè)量方法采用125 MHz時(shí)鐘作為基頻，在T0時(shí)刻從0開始計(jì)數(shù)，T1時(shí)刻停止計(jì)數(shù)，每一個(gè)數(shù)實(shí)際代表8 ns時(shí)間，最后的計(jì)數(shù)值乘8則為處理延時(shí)。示波器測(cè)量方法易有測(cè)量誤差，并且多次測(cè)量時(shí)較為費(fèi)時(shí)費(fèi)力，采用FPGA計(jì)數(shù)測(cè)量，可以將每一次的計(jì)數(shù)值存入ROM中隨時(shí)查看，可以較快完成多次測(cè)量。本次測(cè)量方法選擇的是FPGA計(jì)數(shù)測(cè)量。

圖11 示波器測(cè)量圖

隨機(jī)測(cè)試三組延時(shí)數(shù)據(jù)，每組測(cè)試100次，結(jié)果如圖12所示。延遲時(shí)間穩(wěn)定于800～1 000 ns內(nèi)，遠(yuǎn)低于光纖數(shù)據(jù)的每千米延時(shí)時(shí)間，可以滿足使用需求。

圖12 延時(shí)數(shù)據(jù)分布圖

6 結(jié)束語(yǔ)

本文設(shè)計(jì)了一種面向反射內(nèi)存網(wǎng)絡(luò)遠(yuǎn)程通信的高速光電轉(zhuǎn)換接口單元，其中的多功能接口模塊采用了與多種專用子板組合的模塊化、可擴(kuò)展硬件架構(gòu)形式，實(shí)現(xiàn)了數(shù)字IO、LVDS、RS422、ARINC429、模擬量等多種硬件接口功能。

通過(guò)實(shí)驗(yàn)測(cè)試，該單元有較低的數(shù)據(jù)處理延時(shí)，并且可處理多種電信號(hào)類型，實(shí)現(xiàn)了多種電信號(hào)接口的集成，對(duì)于遠(yuǎn)距離分布式仿真系統(tǒng)中各節(jié)點(diǎn)數(shù)據(jù)處理交互的實(shí)時(shí)性有顯著提高。同時(shí)設(shè)計(jì)了人機(jī)交互監(jiān)控界面，可以實(shí)現(xiàn)對(duì)系統(tǒng)狀態(tài)以及節(jié)點(diǎn)處理數(shù)據(jù)的觀察。