邏輯內(nèi)建自測(cè)試技術(shù)進(jìn)展綜述

金 敏 向 東

（清華大學(xué)軟件學(xué)院 北京 100084）

1 引 言

使用外部測(cè)試設(shè)備進(jìn)行大規(guī)模集成電路測(cè)試的傳統(tǒng)測(cè)試方法因測(cè)試應(yīng)用時(shí)間長(zhǎng)、I/O 通道有限和存儲(chǔ)器資源昂貴，使得測(cè)試成本變得越來(lái)越不可控。解決這一問(wèn)題的一種常用方法被稱為邏輯內(nèi)建自測(cè)試（logic buit-in self-test，LBIST），它將一些特定的測(cè)試電路結(jié)構(gòu)嵌入到被測(cè)電路中，以減少對(duì)外部測(cè)試設(shè)備的需求[1]。

應(yīng)用該技術(shù)產(chǎn)生測(cè)試激勵(lì)和分析輸出響應(yīng)的功能電路都被內(nèi)嵌到待測(cè)芯片內(nèi)部或芯片所在的同一板上的其他地方，因此可以方便地使用片上時(shí)鐘、總線等資源，使開(kāi)展時(shí)序相關(guān)故障檢測(cè)的全速測(cè)試變得相對(duì)容易。此外，處理器核若以內(nèi)建自測(cè)試方式設(shè)計(jì)，會(huì)使片上系統(tǒng)測(cè)試更加容易，因?yàn)檫@樣的處理器核在后期集成到系統(tǒng)中之后仍然可測(cè)[2]。

用于測(cè)試隨機(jī)邏輯的 LBIST 技術(shù)大致可分為兩大類：在線 LBIST 和離線 LBIST[3]。在線LBIST 指在執(zhí)行測(cè)試時(shí)，芯片功能電路處于正常操作模式，其又可以分為并發(fā)和非并發(fā)兩種情況。并發(fā)在線 LBIST 的測(cè)試流程可與功能電路正常操作同時(shí)進(jìn)行，而非并發(fā)在線 LBIST 需要功能電路處于空閑模式時(shí)才可以執(zhí)行測(cè)試流程。離線LBIST 指在執(zhí)行測(cè)試時(shí)，芯片功能電路處于非正常操作模式，在業(yè)界常用于檢測(cè)系統(tǒng)級(jí)、板級(jí)或芯片級(jí)非實(shí)時(shí)故障，其又可以分為功能化和結(jié)構(gòu)化兩種情況。功能化離線 LBIST 依據(jù)功能電路的功能規(guī)范執(zhí)行測(cè)試，并且通常采用功能級(jí)或更高級(jí)的故障模型。結(jié)構(gòu)化離線 LBIST 依據(jù)功能電路的電路結(jié)構(gòu)執(zhí)行測(cè)試。

由于易于與傳統(tǒng)掃描體系結(jié)構(gòu)集成，因此，多輸入特征寄存器和并行移位序列產(chǎn)生器的自測(cè)試（self-test using MISR and parallel SRSG，STUMPS）架構(gòu)是迄今為止工業(yè)界唯一廣泛使用的 LBIST 體系架構(gòu)[4]。但是由于使用了偽隨機(jī)測(cè)試樣例，其故障覆蓋率往往不能令人滿意，因此該技術(shù)無(wú)法被全部的應(yīng)用場(chǎng)景所采納。在過(guò)去的幾十年，STUMPS 架構(gòu)仍然處于不斷被改進(jìn)優(yōu)化的過(guò)程中。

2 國(guó)內(nèi)外研究進(jìn)展

STUMPS 架構(gòu)在故障覆蓋率方面存在天然的能力不足，自其正式發(fā)表之后就有大量確定性自測(cè)試類方法被提出，可改善故障覆蓋率。通常情況下，各相鄰測(cè)試向量之間的相關(guān)性較差，與正常功能模式相比，測(cè)試模式下的各掃描單元出現(xiàn)數(shù)據(jù)位跳變的概率大大增加，從而使得電路整體功耗大幅上升。在 LBIST 電路上，測(cè)試模式功耗陡增的情況尤為嚴(yán)峻，因此，LBIST測(cè)試的低功耗設(shè)計(jì)和實(shí)現(xiàn)成為一個(gè)研究熱點(diǎn)。LBIST 技術(shù)需要在正常功能電路中嵌入額外的測(cè)試結(jié)構(gòu)，不可避免地帶來(lái)更多的面積和接口開(kāi)銷。當(dāng)今時(shí)代，電路規(guī)模往往趨于龐大且面積受限，如何縮減這些開(kāi)銷是另外一個(gè)研究熱點(diǎn)。在測(cè)試模式下，電路輸出往往會(huì)產(chǎn)生未知值（常以“X”標(biāo)識(shí)），LBIST 架構(gòu)中的測(cè)試壓縮模塊在輸入存在“X”值時(shí)難以正常工作，因此，如何設(shè)計(jì)“X”容忍的 LBIST 電路也是一項(xiàng)不小的挑戰(zhàn)。

2.1 國(guó)外研究進(jìn)展

LBIST 的國(guó)外相關(guān)研究團(tuán)隊(duì)有斯坦福大學(xué)的 Subhasish Mitra 教授、德國(guó)斯圖加特大學(xué)的 Hans-Joachim Wunderlich 教授、杜克大學(xué)的Krishnendu Chakrabarty 教授、德克薩斯大學(xué)奧斯汀分校的 Jacob Abraham 及 Nur A.Touba 教授、普渡大學(xué)的 Pomeranz 教授、布雷西亞大學(xué)的 Marco Metra 教授、佛羅里達(dá)大學(xué)的 Mark M.Tehranipoor 教授等。

近年來(lái)，針對(duì)低功耗設(shè)計(jì)和實(shí)現(xiàn)，有學(xué)者試圖通過(guò)測(cè)試向量產(chǎn)生器（test pattern generator，TPG）改進(jìn)設(shè)計(jì)[5-8]、多輸入特征寄存器（multipleinput signature register，MISR）改進(jìn)設(shè)計(jì)[9]和掃描鏈分組及加權(quán)選通[10]等方法來(lái)降低測(cè)試功耗，均產(chǎn)生了一些新的研究成果。針對(duì)降低 LBIST 架構(gòu)的面積開(kāi)銷和接口需求，Shiao 等[11]利用基于線性反饋移位寄存器（linear feedback sift register，LFSR）的同一硬件結(jié)構(gòu)來(lái)同時(shí)實(shí)現(xiàn)測(cè)試向量產(chǎn)生和測(cè)試響應(yīng)壓縮的功能，以達(dá)到減少內(nèi)建測(cè)試電路面積開(kāi)銷的效果。另外，適應(yīng)多核[12]、多時(shí)鐘域[13]的片上系統(tǒng)或 2.5D、3D 更高集成度的封裝方式[14]是 LBIST 架構(gòu)面向日益復(fù)雜的具體應(yīng)用而衍生出的新的研究課題。

2.2 國(guó)內(nèi)研究進(jìn)展

LBIST 的國(guó)內(nèi)相關(guān)研究團(tuán)隊(duì)主要有中國(guó)科學(xué)院計(jì)算技術(shù)研究所李曉維及李華偉研究員、合肥工業(yè)大學(xué)的梁華國(guó)教授、清華大學(xué)軟件學(xué)院的向東教授等。

李曉維研究員團(tuán)隊(duì)在確定性自測(cè)試電路結(jié)構(gòu)設(shè)計(jì)方面作出了一些貢獻(xiàn)[15-16]，梁華國(guó)教授團(tuán)隊(duì)則在隨機(jī)自測(cè)試與確定性自測(cè)試結(jié)合方面有一些研究成果[17-18]，向東教授團(tuán)隊(duì)在內(nèi)建自測(cè)試的測(cè)試碼產(chǎn)生[19]、掃描鏈結(jié)構(gòu)優(yōu)化設(shè)計(jì)[20]、測(cè)試壓縮[21]等方面均有比較好的研究成果產(chǎn)出。

與國(guó)外團(tuán)隊(duì)的研究成果相比，國(guó)內(nèi)研究成果的差距主要體現(xiàn)在：（1）國(guó)外研究成果涉及LBIST 架構(gòu)的各個(gè)模塊，其理論體系更為完整、成果數(shù)量更多、成果形式更為豐富，國(guó)內(nèi)研究成果稍顯零散；（2）大部分里程碑式的原創(chuàng)研究成果均出自國(guó)外研究團(tuán)隊(duì)，國(guó)內(nèi)團(tuán)隊(duì)的研究成果多是對(duì)已發(fā)表方法或思想的改進(jìn)和擴(kuò)展；（3）國(guó)外研究成果很多是基于項(xiàng)目或工程應(yīng)用中的實(shí)際電路開(kāi)展的實(shí)驗(yàn)，提出方法的工程可實(shí)現(xiàn)性一般比較高，而國(guó)內(nèi)研究大部分是基于典型測(cè)試電路開(kāi)展，實(shí)驗(yàn)效果的說(shuō)服力會(huì)打一些折扣。

3 邏輯內(nèi)建自測(cè)試技術(shù)剖析

3.1 基本原理

經(jīng)典的 LBIST 架構(gòu)——STUMPS 架構(gòu)如圖1所示，包含一個(gè)偽隨機(jī)測(cè)試樣例產(chǎn)生器（pseudorandom pattern generator，PRPG）、一個(gè)線性移相器、一個(gè)線性相位壓縮器和一個(gè) MISR。

圖1 經(jīng)典的 STUMPS 架構(gòu)Fig.1 Classic STUMPS architecture

圖2 標(biāo)準(zhǔn) n 階(外部異或)LFSRFig.2 Standard n-th order (external XOR) LFSR

圖3 標(biāo)準(zhǔn) n 階(內(nèi)部異或)LFSRFig.3 Standard n-th order (internal XOR) LFSR

圖4 n 階多輸入特征寄存器Fig.4 n-th order multi input signature register

偽隨機(jī)測(cè)試樣例產(chǎn)生器常常由 LFSR 自動(dòng)產(chǎn)生偽隨機(jī)測(cè)試向量，通過(guò)線性移相器的異或網(wǎng)絡(luò)產(chǎn)生相鄰相關(guān)性更小，且數(shù)量更加龐大的測(cè)試樣例，掃描鏈從線性移相器并行加載測(cè)試樣例，然后系統(tǒng)時(shí)鐘驅(qū)動(dòng)完成測(cè)試捕獲，測(cè)試響應(yīng)在線性相位壓縮器完成壓縮，最后移出到多輸入特征寄存器，形成最終用于正確性比對(duì)的簽名（signature）。測(cè)試響應(yīng)被移出的同時(shí)，新的測(cè)試樣例被掃描移入，無(wú)縫銜接進(jìn)入下一組測(cè)試。

對(duì)于包含掃描鏈的設(shè)計(jì)來(lái)說(shuō)，可以基于這種掃描架構(gòu)進(jìn)行內(nèi)建自測(cè)試（built-in self-test，BIST）電路設(shè)計(jì)，由此產(chǎn)生的 BIST 架構(gòu)通常稱為T(mén)est-Per-Scan BIST 測(cè)試系統(tǒng)[22]。如圖1 所示，STUMPS 架構(gòu)屬于 Test-Per-Scan 架構(gòu)。這種架構(gòu)對(duì)每個(gè)測(cè)試向量執(zhí)行與掃描鏈長(zhǎng)度相同的移位時(shí)鐘周期數(shù)（掃描鏈所有掃描單元均被填充）后被應(yīng)用到電路（執(zhí)行一次捕獲），下一個(gè)測(cè)試向量在再次執(zhí)行相同移位周期的同時(shí)，當(dāng)前測(cè)試向量的測(cè)試響應(yīng)也移位到電路輸出[23]，然后，MISR 被使能進(jìn)行響應(yīng)壓縮生成測(cè)試響應(yīng)特征，該特征再與無(wú)故障電路的響應(yīng)特征進(jìn)行比較，以得出電路是否存在故障的結(jié)論。這種架構(gòu)的缺點(diǎn)是需要外部TPG 和 MISR 的操作。

3.2 時(shí)序控制

LBIST 除了可將大部分測(cè)試功能轉(zhuǎn)移到待測(cè)電路上，從而降低測(cè)試開(kāi)銷外，其價(jià)值還在于可以為高速、高性能電路提供全速測(cè)試。使用 LBIST 最關(guān)鍵也最困難的部分是如何使用適當(dāng)?shù)牟东@時(shí)鐘方案有效地測(cè)試時(shí)鐘域內(nèi)故障和時(shí)鐘域間故障。有 3 種基本的捕獲時(shí)鐘方案可用于測(cè)試多個(gè)時(shí)鐘域電路，分別為單次捕獲、偏斜導(dǎo)入、雙捕獲。其中，單次捕獲包括獨(dú)熱的和交錯(cuò)的兩種，如圖5～6 所示；偏斜導(dǎo)入包括獨(dú)熱的、捕獲對(duì)齊的、啟動(dòng)對(duì)齊的和交錯(cuò)的 4 種，如圖7～10 所示；雙捕獲也包括獨(dú)熱的、捕獲對(duì)齊的、啟動(dòng)對(duì)齊的和交錯(cuò)的 4 種，如圖11～14所示[24]。

圖5 獨(dú)熱的單次捕獲時(shí)序圖Fig.5 One-hot single-capture timing diagram

在圖5～6 中，單次捕獲用于慢速測(cè)試，各時(shí)鐘域共用全局掃描使能信號(hào)（global scan enable，GSE），可以測(cè)試時(shí)鐘域內(nèi)和跨時(shí)鐘域的結(jié)構(gòu)型故障。如圖5 所示，獨(dú)熱的單次捕獲在一個(gè)捕獲窗口內(nèi)僅有一個(gè)時(shí)鐘域的電路被使能，這種方法的主要優(yōu)點(diǎn)是，設(shè)計(jì)者在自測(cè)試期間不必?fù)?dān)心兩個(gè)時(shí)鐘域之間的時(shí)鐘偏移，因?yàn)槊總€(gè)時(shí)鐘域都是獨(dú)立測(cè)試的。如圖6 所示，交錯(cuò)的單次捕獲允許在同一捕獲窗口內(nèi)不同時(shí)鐘域電路依次被使能，這樣可以顯著簡(jiǎn)化具有多個(gè)時(shí)鐘域的設(shè)計(jì)的物理實(shí)現(xiàn)，但如果捕獲時(shí)鐘的有序序列對(duì)于所有捕獲周期而言都是固定的，則時(shí)鐘域之間可能存在一些結(jié)構(gòu)故障的覆蓋率損失。

圖6 交錯(cuò)的單次捕獲時(shí)序圖Fig.6 Staggered single-capture timing diagram

圖7～10 中的偏斜導(dǎo)入是一種全速延遲測(cè)試技術(shù)，以工作頻率運(yùn)行測(cè)試時(shí)鐘，最后一個(gè)移位脈沖后緊接著一個(gè)捕獲脈沖，來(lái)啟動(dòng)轉(zhuǎn)換并捕獲輸出響應(yīng)。各時(shí)鐘域分別享有獨(dú)立的掃描使能信號(hào)（scan enable，SE）。如圖7 所示，獨(dú)熱的偏斜導(dǎo)入每個(gè)掃描使能信號(hào)（SE1 或 SE2）必須在一個(gè)時(shí)鐘周期內(nèi)完成移位到捕獲的操作切換（d1 或d2），并且只能完成時(shí)鐘域內(nèi)，而不能完成跨時(shí)鐘域的延遲故障檢測(cè)。如圖8～9 所示，捕獲對(duì)齊或啟動(dòng)對(duì)齊的偏斜導(dǎo)入可以彌補(bǔ)上述不足，通過(guò)引入共同的參考時(shí)鐘完成時(shí)鐘對(duì)齊可以實(shí)現(xiàn)跨時(shí)鐘域故障檢測(cè)，但需要額外的時(shí)鐘抑制電路來(lái)產(chǎn)生不使能時(shí)鐘脈沖（圖中虛線）。如圖10 所示，交錯(cuò)的偏斜導(dǎo)入不需要時(shí)鐘精確對(duì)齊，可以在一定程度上降低物理實(shí)現(xiàn)的難度，但每個(gè)時(shí)鐘域均需要一個(gè)全速的掃描使能信號(hào)。

圖7 獨(dú)熱的偏斜導(dǎo)入時(shí)序圖Fig.7 One-hot skewed-load timing diagram

圖8 捕獲對(duì)齊的偏斜導(dǎo)入時(shí)序圖Fig.8 Capture aligned skewed-load timing diagram

圖9 啟動(dòng)對(duì)齊的偏斜導(dǎo)入時(shí)序圖Fig.9 Launch aligned skewed-load timing diagram

圖10 交錯(cuò)的偏斜導(dǎo)入時(shí)序圖Fig.10 Staggered skewed-load timing diagram

如圖11～14 所示，雙捕獲是另一種全速測(cè)試技術(shù)，使用慢速的全局掃描使能信號(hào)（GSE），物理實(shí)現(xiàn)難度相對(duì)較低。如圖11 所示，獨(dú)熱的雙捕獲各時(shí)鐘域在 GSE 控制下分別依次完成連續(xù)兩次捕獲。與獨(dú)熱的單次捕獲相同，該方法不能檢測(cè)跨時(shí)鐘域故障。如圖12～13 所示，捕獲對(duì)齊或啟動(dòng)對(duì)齊的雙捕獲可以實(shí)現(xiàn)跨時(shí)鐘域延遲故障檢測(cè)。如圖14 所示，交錯(cuò)的雙捕獲容易與掃描或自動(dòng)測(cè)試碼產(chǎn)生工具結(jié)合使用，以提高故障覆蓋率。

圖11 獨(dú)熱的雙捕獲時(shí)序圖Fig.11 One-hot double-capture timing diagram

圖12 捕獲對(duì)齊的雙捕獲時(shí)序圖Fig.12 Capture aligned double-capture timing diagram

圖13 啟動(dòng)對(duì)齊的雙捕獲時(shí)序圖Fig.13 Launch aligned double-capture timing diagram

圖14 交錯(cuò)的雙捕獲時(shí)序圖Fig.14 Staggered double-capture timing diagram

3.3 確定性自測(cè)試

經(jīng)典的內(nèi)嵌確定性自測(cè)試架構(gòu)如圖15 所示[25]，在片上嵌入解壓器和壓縮器，以減少自動(dòng)測(cè)試設(shè)備上存儲(chǔ)的測(cè)試激勵(lì)和測(cè)試響應(yīng)的存儲(chǔ)空間需求。

圖15 內(nèi)嵌確定性自測(cè)試架構(gòu)Fig.15 Embedded deterministic self testing architecture

圖1 所示的經(jīng)典 STUMPS 架構(gòu)中采用隨機(jī)產(chǎn)生的測(cè)試向量，其測(cè)試的故障覆蓋率往往難以得到保證。為提高故障覆蓋率，可結(jié)合使用確定性自測(cè)試。確定性自測(cè)試可針對(duì)隨機(jī)自測(cè)試階段后剩余的難測(cè)故障生成確定性測(cè)試向量。在完成隨機(jī)自測(cè)試后，接著進(jìn)行確定性自測(cè)試，以提高故障覆蓋率。

結(jié)合隨機(jī)自測(cè)試和確定性自測(cè)試的方式有多種，主要包括測(cè)試點(diǎn)插入、ROM 壓縮存儲(chǔ)、LFSR 重播種等。

測(cè)試點(diǎn)插入技術(shù)對(duì)功能電路進(jìn)行改造，在合適的位置使用多路選擇器（MUX）或者使用與、或等基本邏輯門(mén)實(shí)現(xiàn)電路功能切換和確定性測(cè)試向量注入，如圖16～17 所示，可插入控制點(diǎn)或觀測(cè)點(diǎn)。該技術(shù)的主要問(wèn)題是需要增加額外的硬件開(kāi)銷，插入的測(cè)試點(diǎn)數(shù)量受限。Sun 等[26]介紹了測(cè)試點(diǎn)插入方法的歷史，包括用于增加故障覆蓋率、壓縮測(cè)試樣例、檢測(cè)路徑延遲故障和降低測(cè)試功率的測(cè)試點(diǎn)插入。測(cè)試性能、功耗和面積（PPA）是測(cè)試點(diǎn)插入技術(shù)的 3 項(xiàng)核心評(píng)價(jià)指標(biāo)。共享插入測(cè)試點(diǎn)可以實(shí)現(xiàn)在盡量不降低測(cè)試性能的前提下降低測(cè)試功耗和面積開(kāi)銷。Foutz 等[27]提出了一種結(jié)合物理實(shí)現(xiàn)工具進(jìn)行大量測(cè)試點(diǎn)共享時(shí)減少布線沖突的方法。Shi 等[28]利用深度學(xué)習(xí)的方法，訓(xùn)練了一種新的深度加強(qiáng)學(xué)習(xí)模型，并將其實(shí)例化為圖神經(jīng)網(wǎng)絡(luò)和深度 Q 學(xué)習(xí)網(wǎng)絡(luò)的組合，以最大限度地提高測(cè)試覆蓋率。該方法是人工智能技術(shù)應(yīng)用于大規(guī)模集成電路測(cè)試的積極探索和實(shí)踐。

圖16 使用多路選擇器的測(cè)試點(diǎn)插入Fig.16 Test point insertion using a multiplexer

圖17 使用與-或門(mén)的測(cè)試點(diǎn)插入Fig.17 Test point insertion using and-or gates

ROM 壓縮存儲(chǔ)的方式是將產(chǎn)生的確定性測(cè)試向量存儲(chǔ)到片上的只讀存儲(chǔ)器（ROM）中，在確定性自測(cè)試階段讀出，并對(duì)功能電路進(jìn)行激勵(lì)測(cè)試。ROM 壓縮存儲(chǔ)的問(wèn)題是無(wú)法滿足大數(shù)據(jù)量存儲(chǔ)。近期，許多減少確定性測(cè)試向量存儲(chǔ)空間的方法被提出來(lái)。Kaczmarek 等[29]提出了一種用于汽車集成電路的基于掃描的混合邏輯BIST 的低成本測(cè)試模式生成方案，采用兩種技術(shù)來(lái)盡可能復(fù)用種子，降低種子對(duì)存儲(chǔ)空間的要求。一種是采用種子翻轉(zhuǎn) PRPG，以樹(shù)遍歷方式周期性地對(duì) PRPG 各階進(jìn)行取反。另一種是基于種子排序方法，允許在測(cè)試數(shù)據(jù)量和測(cè)試覆蓋率之間進(jìn)行額外的權(quán)衡。Sharma 等[30]提出了一種用于測(cè)試樣例壓縮的人工智能方法，該方法不增加存儲(chǔ)器開(kāi)銷，且僅需最小的額外硬件（僅包括組合邏輯）。Pomeranz[31]描述了一種用于導(dǎo)出芯片上存儲(chǔ)器的測(cè)試數(shù)據(jù)條目的縮減集合的軟件過(guò)程，該過(guò)程包含測(cè)試向量位翻轉(zhuǎn)和測(cè)試集劃分。通過(guò)壓縮測(cè)試集降低存儲(chǔ)需求的同時(shí)，利用軟件過(guò)程進(jìn)一步降低存儲(chǔ)需求。Pomeranz[32]描述了一種基于存儲(chǔ)的 LBIST 方法，其中，存儲(chǔ)的測(cè)試數(shù)據(jù)具有可變長(zhǎng)度。該方法不是直接存儲(chǔ)掃描向量，而是存儲(chǔ)一個(gè)序列，使用比掃描矢量短的可變長(zhǎng)度序列減少了存儲(chǔ)需求。Gopalsamy 等[33]提出了一種減少存儲(chǔ)的確定性測(cè)試數(shù)據(jù)的 LBIST 方法，該方法將以下兩種類型的測(cè)試數(shù)據(jù)存儲(chǔ)在芯片上：從確定性測(cè)試的縮減集合獲得的掃描向量的一個(gè)子集；用于指示如何組合掃描向量的掃描向量排列的索引集合。ROM 壓縮存儲(chǔ)的這些方法均可以有效降低測(cè)試向量的存儲(chǔ)空間需求，但是需要考慮對(duì)故障覆蓋率造成的影響。

LFSR 重播種技術(shù)利用 LFSR 的結(jié)構(gòu)特性對(duì)確定性測(cè)試向量進(jìn)行編碼（解線性方程組），片上存儲(chǔ)器僅須保存測(cè)試向量解碼所需的“種子”，降低對(duì)片上存儲(chǔ)空間的需求。同時(shí)，為進(jìn)一步提高 LFSR 的編碼能力，可將其配置為不同本原多項(xiàng)式，以實(shí)現(xiàn)存儲(chǔ)相同數(shù)量的“種子”的同時(shí)得到更多確定性測(cè)試向量的效果，如圖18 所示。Saleem 等[34]提出了一種可編程和可參數(shù)化的 LFSR，可以根據(jù)應(yīng)用選擇生成任意范圍的矢量位。此外，反饋多項(xiàng)式可以被參數(shù)化，以生成不同長(zhǎng)度的序列和不同的結(jié)構(gòu)模型。Vikranth等[35]提出的 LFSR 模式生成器可以根據(jù)控制信號(hào)同時(shí)采用外部和內(nèi)部 LFSR 工作，該設(shè)計(jì)實(shí)現(xiàn)了階數(shù)在 3～11 之間的本原多項(xiàng)式。這些方法可以進(jìn)一步提高 LFSR 重播種技術(shù)的編碼能力或故障覆蓋率。

圖18 使用多項(xiàng)式集的重播種電路Fig.18 Reseeding circuit using polynomial sets

3.4 低功耗邏輯內(nèi)建自測(cè)試

LFSR 生成的隨機(jī)性降低了連續(xù)偽隨機(jī)測(cè)試向量之間及每個(gè)測(cè)試向量的相關(guān)性，這極可能導(dǎo)致相鄰測(cè)試向量之間更多的比特位跳變，使得芯片在測(cè)試模式下的功耗會(huì)遠(yuǎn)遠(yuǎn)超過(guò)正常功能模式下的功耗。大功耗產(chǎn)生的熱剩余不能在短時(shí)間內(nèi)散出去，將形成局部的熱效應(yīng)，可能影響待測(cè)芯片的使用壽命，甚至直接造成芯片燒毀。因此，降低測(cè)試應(yīng)用過(guò)程中的功耗成為 LBIST 電路設(shè)計(jì)的一個(gè)重要目標(biāo)[36]。

低功耗 LBIST 主要有優(yōu)化測(cè)試碼產(chǎn)生和測(cè)試鏈路加權(quán)選通兩種設(shè)計(jì)思路。如圖19 所示，Puczko[37]改進(jìn)了一種 LFSR 設(shè)計(jì)，通過(guò)在一個(gè)時(shí)鐘周期內(nèi)產(chǎn)生 q 個(gè)新的測(cè)試位來(lái)降低功耗。如圖20 所示，Moryani 等[38]改進(jìn)設(shè)計(jì)了一種帶控制門(mén)控邏輯時(shí)鐘的 LFSR，可以產(chǎn)生這樣一組測(cè)試向量集——集合內(nèi)兩個(gè)連續(xù)測(cè)試向量的漢明距離均為 1，可減少測(cè)試向量比特位跳變。如圖21 所示，Xiang 等[39-40]設(shè)計(jì)了帶加權(quán)選通信號(hào)的低功耗 LBIST 架構(gòu)，掃描單元以掃描森林的結(jié)構(gòu)組織起來(lái)，同時(shí)為每條掃描鏈關(guān)聯(lián)一個(gè)隨機(jī)選通信號(hào)，某一時(shí)刻僅有一條掃描鏈被激活而允許移入測(cè)試向量，k條掃描鏈在k個(gè)不同的時(shí)刻依次選通，可以大大降低電路測(cè)試模式下的功率密度。

圖19 改進(jìn) LFSR 低功耗設(shè)計(jì)Fig.19 Improved low power design of LFSR

圖21 帶加權(quán)選通信號(hào)的低功耗 LBIST 架構(gòu)Fig.21 Low power LBIST architecture with weighted gating signal

3.5 邏輯內(nèi)建自測(cè)試的“X”容忍

輸出響應(yīng)中有許多未知值的來(lái)源，如未初始化的存儲(chǔ)器、模擬塊、三態(tài)門(mén)、假路徑、多循環(huán)路徑等。掃描輸出的“X”值會(huì)降低故障覆蓋率，特別是 LBIST 中的掃描輸出，還會(huì)在壓縮后進(jìn)入MISR，對(duì)輸出響應(yīng)壓縮提出了更大挑戰(zhàn)[41]。

Wohl 等[42]提出了一種“X”容忍 LBIST 解決方案（XLBIST），該解決方案使用壓縮器/解壓縮器結(jié)構(gòu)，包括“X”控制邏輯，這些結(jié)構(gòu)已經(jīng)插入到掃描壓縮確定性樣例的設(shè)計(jì)中。ATPG 利用這些結(jié)構(gòu)來(lái)生成高效的 XLBIST 樣例。ATPG可以為任何數(shù)量（或密度）的“X”生成樣例，并權(quán)衡由此產(chǎn)生的測(cè)試覆蓋率。XLBIST 架構(gòu)如圖22 所示。將確定 PRPG 和“X”容忍 PRPG 分割開(kāi)來(lái)。這對(duì)于分離相鄰模式的加載和卸載而言，是必要的。因?yàn)橹挥性O(shè)置加載確定位和計(jì)算非確定位，并且模擬設(shè)計(jì)之后，在 ATPG 過(guò)程中才知道“X”值。此時(shí)，如果相同的 PRPG 用于加載和卸載位，則沖突可能會(huì)限制可用的確定位，甚至導(dǎo)致不可滿足的條件。

圖22 XLBIST 架構(gòu)Fig.22 XLBIST architecture

Liu 等[43]介紹了一種“X”容忍可調(diào)壓縮器maXpress，其架構(gòu)如圖23 所示。maXpress 架構(gòu)部署了一種新的掃描鏈選擇機(jī)制，能夠根據(jù)許多系統(tǒng)內(nèi)或單向流測(cè)試應(yīng)用程序的要求，在可重新確定的掃描鏈組和指定的掃描移位周期內(nèi)完全屏蔽“X”狀態(tài)。Liu 等[43]所提出的方案還支持單獨(dú)的觀察掃描鏈，與傳統(tǒng)掃描設(shè)計(jì)中多個(gè)移位周期進(jìn)行一次捕獲不同，該掃描鏈在每個(gè)移位周期均捕獲錯(cuò)誤輸出，同時(shí)其內(nèi)容逐漸移位到與其余鏈共享的壓縮器中。除了一種新的布局友好的架構(gòu)外，作者還提出了基于掃描鏈選擇規(guī)則的算法自動(dòng)化 maXpress 控制設(shè)置，以抑制“X”狀態(tài)。

圖23 maXpress 架構(gòu)Fig.23 maXpress architecture

總之，“X”容忍并不像業(yè)界認(rèn)為的那樣難以駕馭，可以采用類似上述一些便捷的結(jié)構(gòu)或策略予以實(shí)現(xiàn)。

4 商用邏輯內(nèi)建自測(cè)試工具

主流的商用 LBIST 工具提供商主要是Siemens EDA 和 Synopsys 兩家，占據(jù)了全球大部分的 EDA 市場(chǎng)份額。

4.1 Mentor 工具

Tessent LogicBIST 是 Mentor 推出的內(nèi)建自測(cè)試解決方案，用于測(cè)試集成電路的數(shù)字邏輯模塊。它是安全關(guān)鍵設(shè)備（如用于汽車和醫(yī)療應(yīng)用的集成電路）的理想測(cè)試解決方案。Tessent LogicBIST 試圖將每一個(gè)測(cè)試環(huán)節(jié)中最先進(jìn)的解決方案結(jié)合在一個(gè)完整的測(cè)試流程中，以確?？偟墓收细采w率。其自測(cè)試架構(gòu)如圖24 所示，主要特性包括以下幾個(gè)方面：

圖24 Tessent LogicBIST 自測(cè)試架構(gòu)Fig.24 Tessen LogicBIST self test architecture

（1）對(duì)安全性能要求嚴(yán)苛的關(guān)鍵應(yīng)用的完整系統(tǒng)內(nèi)測(cè)試，包括上電、定期功能模式測(cè)試、電源感知測(cè)試和診斷；

（2）與 Tessent MissionMode、IEEE 1687 IJTAG 和第三方系統(tǒng)測(cè)試接口完全集成；

（3）支持平頂自上而下或分層自底向上的測(cè)試集成流；

（4）混合 TK（TestKompress）/LBIST 片上邏輯單元提供了系統(tǒng)內(nèi)和生產(chǎn)制造環(huán)節(jié)測(cè)試功能，可減少整體面積開(kāi)銷；

（5）支持在運(yùn)行時(shí)選擇應(yīng)用隨機(jī)測(cè)試樣例或壓縮測(cè)試樣例；

（6）單一綜合自動(dòng)化流程，可快速集成所有綜合測(cè)試功能。

Tessent LogicBIST 采用先進(jìn)技術(shù)，可提高LBIST 的測(cè)試覆蓋率，并顯著減少測(cè)試樣例數(shù)量，是目前可用的最高效的系統(tǒng)內(nèi)測(cè)試解決方案。主要的技術(shù)特點(diǎn)如下。

a.VersaPoint 測(cè)試點(diǎn)技術(shù)

Tessent VersaPointTM 測(cè)試專為混合 TK/LBIST 應(yīng)用而設(shè)計(jì)，同時(shí)改進(jìn)了 ATPG 測(cè)試碼數(shù)量和 LBIST 的可測(cè)試性。與傳統(tǒng) LBIST 測(cè)試點(diǎn)相比，VersaPoint 測(cè)試點(diǎn)將 LBIST 覆蓋率提高了 2%～4%，此外，與單獨(dú)使用 TestKompress 相比，ATPG 向量數(shù)有較大幅度降低。

b.觀測(cè)掃描技術(shù)

觀測(cè)掃描技術(shù)在捕獲周期中、每個(gè)移位周期中均觀測(cè)電路數(shù)據(jù)，顯著減少了達(dá)到目標(biāo)邏輯BIST 的測(cè)試覆蓋率所需的向量數(shù)。該技術(shù)是可選的，可對(duì) VersaPoint 測(cè)試點(diǎn)技術(shù)起到很好的補(bǔ)充作用。

在系統(tǒng)級(jí)，可以通過(guò)片上任務(wù)模式控制器和標(biāo)準(zhǔn) IEEE 1687 IJTAG 網(wǎng)絡(luò)或任何第三方系統(tǒng)測(cè)試接口訪問(wèn)邏輯 BIST 控制器和其他測(cè)試資源。Tessent 任務(wù)模式可以在 CPU 或直接內(nèi)存訪問(wèn)（DMA）模式下運(yùn)行，這使得嵌入式測(cè)試功能更容易被訪問(wèn)，以便在功能運(yùn)行期間測(cè)試和診斷設(shè)備。在許多安全關(guān)鍵應(yīng)用中，設(shè)備在現(xiàn)場(chǎng)定期測(cè)試自身的能力是必要的，并且是滿足 ISO 26262《道路車輛功能安全》（以下簡(jiǎn)稱“ISO 26262”）標(biāo)準(zhǔn)中規(guī)定的可靠性要求的關(guān)鍵。Tessent LogicBIST 提供滿足 ISO 26262 標(biāo)準(zhǔn)嚴(yán)格要求的特定能力，包括上電和定期測(cè)試，以及低功耗測(cè)試。

4.2 Synopsys 工具

DFTMAX LogicBIST 是 Synopsys 公司推出的LBIST 工具，該工具是面向自動(dòng)駕駛、醫(yī)療和航空航天等應(yīng)用的數(shù)字集成電路系統(tǒng)內(nèi)自測(cè)試的綜合解決方案，且遵循 ISO 26262 等自動(dòng)駕駛半導(dǎo)體產(chǎn)業(yè)安全標(biāo)準(zhǔn)。該解決方案的主要特性包括：

（1）BIST 控制器的面積開(kāi)銷很?。?/p>

（2）可重用已經(jīng)實(shí)現(xiàn)用于生成測(cè)試的掃描鏈和測(cè)試向量的控制邏輯；

（3）LogicBIST 模式的管腳需求很低；

（4）簡(jiǎn)單的功能邏輯接口；

（5）種子和預(yù)期的簽名可以固定編碼或者可編程；

（6）面向單固定型故障或轉(zhuǎn)換延遲故障；

（7）簡(jiǎn)單的 one-pass DFT 插入流程。

DFTMAX LogicBIST 架構(gòu)如圖25 所示，主要由四部分組成：LogicBIST 控制器、LogicBIST壓縮器、LogicBIST 解壓器和 LogicBIST 時(shí)鐘控制器。

圖25 DFTMAX LogicBIST 架構(gòu)Fig.25 DFTMAX LogicBIST architecture

DFTMAX LogicBIST 流程如圖26 所示，概括如下：

圖26 DFTMAX LogicBIST 處理流程Fig.26 DFTMAX LogicBIST processing flow

（1）在設(shè)計(jì)中插入 LogicBIST DFT 邏輯，在初始的網(wǎng)表文件中傳送的種子和簽名與邏輯 0綁定；

（2）使用 TetraMAX ATPG 對(duì)設(shè)計(jì)生成自測(cè)試樣例，TetraMAX ATPG 為設(shè)計(jì)選擇一個(gè)種子值，然后計(jì)算對(duì)這個(gè)種子值所期望的簽名；

（3）使用 TetraMAX ATPG 計(jì)算出來(lái)的傳送的種子、簽名和樣例數(shù)量值修改網(wǎng)表文件中的對(duì)應(yīng)值；

（4）在類似 VCS 的 Verilog 仿真器中仿真得到的網(wǎng)表文件，以驗(yàn)證自動(dòng)化的 BIST 操作的正確性。

4.3 工具對(duì)比

Tessent LogicBIST 與 DFTMAX LogicBIST都是商業(yè)界相當(dāng)成功的軟件工具，均有各自在產(chǎn)品特性上的獨(dú)到之處。其優(yōu)缺點(diǎn)對(duì)比如下：

（1）Tessent 提供成熟的 TK（TestKompress）/LBIST 混合解決方案，可同時(shí)保證足夠高的故障覆蓋率和足夠小的測(cè)試數(shù)據(jù)存儲(chǔ)空間要求；

（2）Tessent 向用戶開(kāi)放一系列底層控制和調(diào)試命令，用戶可以根據(jù)自身需求更加靈活地配置軟件參數(shù)；

（3）DFTMAX LogicBIST 與其他 DFTMAX流程基本一致，用戶可以保持一樣的軟件操作習(xí)慣；

（4）與 Tessent LogicBIST 相比，DFTMAX LogicBIST 的使用成本略低。

5 邏輯內(nèi)建自測(cè)試技術(shù)展望

STUMPS 架構(gòu)自 1982 年被提出后，因?yàn)橐子诩蓪?shí)現(xiàn)而迅速被業(yè)界接受和采納，成為最成功的 LBIST 架構(gòu)。但是，經(jīng)典的 STUMPS 架構(gòu)在實(shí)際應(yīng)用中還存在故障覆蓋率不夠高、測(cè)試向量存儲(chǔ)空間需求大、測(cè)試功耗大、未知值影響測(cè)試響應(yīng)壓縮、不可忽視的額外的面積開(kāi)銷等問(wèn)題，大量學(xué)者針對(duì)這些問(wèn)題對(duì) STUMPS 架構(gòu)進(jìn)行了改進(jìn)設(shè)計(jì)。

憑借其在測(cè)試成本和測(cè)試性能方面的獨(dú)特優(yōu)勢(shì)，LBIST 仍是學(xué)術(shù)研究和商業(yè)應(yīng)用的熱點(diǎn)技術(shù)。預(yù)測(cè)未來(lái)的 LBIST 技術(shù)將向以下幾個(gè)方面進(jìn)一步發(fā)展。

（1）適應(yīng)更復(fù)雜的功能電路結(jié)構(gòu)。當(dāng)今，超大規(guī)模的 IC 設(shè)計(jì)往往具有部分或全部片上系統(tǒng)設(shè)計(jì)的特征，甚至包括一些設(shè)計(jì)重用的宏模塊和嵌入式的處理器內(nèi)核，涉及多核、多時(shí)鐘域等復(fù)雜電路結(jié)構(gòu)。為滿足人們?nèi)找嬖鲩L(zhǎng)的需求，更加復(fù)雜多樣的電路結(jié)構(gòu)也將層出不窮，而 LBIST 技術(shù)也將隨之不斷更新?lián)Q代。

（2）實(shí)現(xiàn)更智能的自測(cè)試解決方案。目前，自測(cè)試和可測(cè)試性設(shè)計(jì)的各環(huán)節(jié)設(shè)計(jì)流程和軟件工具相對(duì)獨(dú)立，設(shè)計(jì)實(shí)現(xiàn)的效果仍然很大程度上取決于設(shè)計(jì)人員的經(jīng)驗(yàn)和智慧?？梢岳蒙疃葘W(xué)習(xí)等臻于成熟的人工智能技術(shù)簡(jiǎn)化和改進(jìn)設(shè)計(jì)流程，減少人工參與，以實(shí)現(xiàn)綜合考慮各關(guān)鍵特性的最優(yōu)方案，提高大規(guī)模集成電路測(cè)試的自動(dòng)化和智能化水平。

（3）適應(yīng)更高頻的測(cè)試時(shí)鐘。在線全速測(cè)試是 LBIST 的一大技術(shù)優(yōu)勢(shì)，可以在很大程度上減少測(cè)試時(shí)間，也使得一些如小延遲故障等復(fù)雜故障模型變得方便可測(cè)。功能電路的時(shí)鐘頻率持續(xù)增大，LBIST 的測(cè)試時(shí)鐘也需要不斷與功能電路的工作時(shí)鐘相匹配，同時(shí)，更高的測(cè)試時(shí)鐘頻率也會(huì)給 LBIST 設(shè)計(jì)帶來(lái)更多的挑戰(zhàn)。

（4）適應(yīng)更多樣的故障模型。芯片集成度越來(lái)越高，特征尺寸越來(lái)越小，生產(chǎn)加工工藝也日新月異，芯片可能出現(xiàn)的功能故障和性能缺陷也將越來(lái)越多樣化，如何精準(zhǔn)地測(cè)試和診斷各種故障模型是 LBIST 技術(shù)面臨的又一大挑戰(zhàn)。

（5）達(dá)到更低廉的設(shè)計(jì)及實(shí)現(xiàn)成本。LBIST的面積開(kāi)銷和硬件實(shí)現(xiàn)難度是其設(shè)計(jì)實(shí)現(xiàn)過(guò)程中無(wú)法避免的問(wèn)題，以更小的代價(jià)達(dá)到相同的測(cè)試效果對(duì) LBIST 產(chǎn)業(yè)應(yīng)用具有很大的現(xiàn)實(shí)意義，也是未來(lái) LBIST 技術(shù)發(fā)展和突破的關(guān)鍵著力點(diǎn)。

6 總 結(jié)

現(xiàn)場(chǎng) LBIST 測(cè)試對(duì)于軍事、醫(yī)療和汽車等關(guān)鍵應(yīng)用場(chǎng)景中的設(shè)備而言是必須的。上述場(chǎng)景中需要達(dá)到的測(cè)試目標(biāo)也是非常嚴(yán)格的，即在最短的測(cè)試時(shí)間內(nèi)實(shí)現(xiàn)最大的故障覆蓋率。LBIST的故障檢測(cè)能力決定了測(cè)試質(zhì)量和測(cè)試耗時(shí)，并且取決于測(cè)試時(shí)序、PRPG 種子選擇和添加的插入點(diǎn)數(shù)量等因素。為了獲得最大的故障覆蓋率，LBIST 需要針對(duì)具體應(yīng)用和設(shè)計(jì)進(jìn)行具體的分析和優(yōu)化。可以預(yù)期，未來(lái)，LBIST 仍是大規(guī)模集成電路測(cè)試領(lǐng)域的一大研究熱點(diǎn)。