浮點數(shù)
- 基于浮點數(shù)的Cholesky 分解FPGA 實現(xiàn)*
。本設計采用了浮點數(shù)來實現(xiàn)Cholesky 分解，相比定點數(shù)浮點數(shù)在運算過程中無需考慮截位效應帶來的精度損失，大大提高了結(jié)果的精度。在計算浮點數(shù)開方運算上，設計了基于平方根倒數(shù)方法的硬件電路，相比傳統(tǒng)的牛頓迭代法，大大減少了迭代次數(shù)。2 Cholesky分解Cholesky 分解矩陣方法是利用協(xié)方差矩陣R厄米特（Hermitian）正定的特性，將協(xié)方差矩陣R分解為上/下三角矩陣G及其共軛矩陣的乘積。通過求取上/下三角矩陣的逆矩陣的共軛矩陣GH及矩陣G的乘積
計算機與數(shù)字工程 2023年4期2023-08-02
- 基于DPI-C的脈動陣列模塊驗證平臺
主要原因出現(xiàn)在浮點數(shù)乘加運算。為了解決這一問題并鑒于C／C＋＋等高級語言可以更加方便的實現(xiàn)激勵讀取、參考模型構(gòu)建等功能，本文采用C語言來輔助完成參考模型的編寫。本文的驗證環(huán)境使用UVM（universal verification methodology）［4-5］來搭建，利用SystemVerilog的DPI［6-8］技術(shù)將C 代碼與驗證環(huán)境連接起來，有效地提高驗證效率，實現(xiàn)驗證平臺的重用。1 所驗脈動陣列結(jié)構(gòu)脈動陣列（systolic array）的架
計算機測量與控制 2023年6期2023-07-06
- 基于FPGA的高速模擬量采集系統(tǒng)設計
數(shù)據(jù)直接轉(zhuǎn)換為浮點數(shù)，處理器直接讀取數(shù)據(jù)即可。圖1 總體結(jié)構(gòu)圖2 詳細設計■2.1 信號調(diào)理電路針對不同類型的模擬量信號，且機載系統(tǒng)中通常有大量的雜波信號，為了實現(xiàn)高精度采集，通過相應的調(diào)理電路將采集信號歸一化處理，常用的調(diào)理電有分壓、濾波及限幅電路。機載系統(tǒng)輸入的電壓信號有-100mV~100mV，0~32V，0~115V，0~270V 等，本文設計的模擬量采集電路采集范圍為-10V~10V，因此電路調(diào)理電路前端針對不同的輸入信號，采取通過調(diào)理電路將輸入
電子制作 2023年8期2023-06-09
- 嵌入式系統(tǒng)中激活函數(shù)的快速計算
嵌入式系統(tǒng)中，浮點數(shù)采用IEEE754格式存儲[5-7]，以單精度浮點數(shù)格式為例，IEEE單精度浮點數(shù)格式共32位，包含3個構(gòu)成字段，1位符號s，8位偏置指數(shù)e，偏置值為127，23位尾數(shù)f，如圖3所示。浮點數(shù)真值F見式（5）。圖3 單精度浮點數(shù)存儲格式以103.5為例，首先將十進制轉(zhuǎn)化為二進制數(shù)，見式（6）：將式（6）進行規(guī)格化則有：根據(jù)單精度浮點數(shù)的存儲格式則有：因此，浮點數(shù)103.5在嵌入式系統(tǒng)中存儲的十六進制代碼為：42CF0000h。2.2 計算
物聯(lián)網(wǎng)技術(shù) 2023年2期2023-03-06
- 混合分數(shù)與FDR碼的測試數(shù)據(jù)壓縮方法
計游程并轉(zhuǎn)化為浮點數(shù)。將預處理后的測試數(shù)據(jù)按照0類型游程劃分，當游程長度超過了十進制能表達的最大值9時，即將長游程切分為多個短游程。依此可將測試數(shù)據(jù)表示為一段整數(shù)序列，默認在第一個整數(shù)后添加小數(shù)點，其余整數(shù)依次連接作為小數(shù)部分，則游程長度序列轉(zhuǎn)化為浮點數(shù)。（3）轉(zhuǎn)化為分數(shù)。利用Stern-Brocot Tree生成所有分母小于100的真分數(shù)，建立分數(shù)字典。在字典中輸入浮點數(shù)，查找與浮點數(shù)相等的分數(shù)并輸出分子和分母，最后將測試數(shù)據(jù)存儲為分子、分母和原始測試數(shù)
安慶師范大學學報(自然科學版) 2022年3期2022-09-20
- 基于申威1621數(shù)學庫中的非精確結(jié)果異常處理①
返回值,從而為浮點數(shù)值軟件的異常分析奠定了基石.文獻[12]提出了一種新的異常處理表示法,該方法能夠以合理的效率同樣很好地滿足故障、結(jié)果分類和監(jiān)控異常的需求. 文獻[13]成功實現(xiàn)應用后,其原理的變化是微乎其微的. 文獻[14,15]對這類與異常領域相關(guān)的學術(shù)性研究和工程性探索也進行了詳細的對比分析. 文獻[16]對基于IEEE 754 規(guī)范下的浮點異常問題進行了深入研究,分析并總結(jié)出面向C 語言環(huán)境中的不同運算操作的異常產(chǎn)生的條件. 以上的很多研究有一個
計算機系統(tǒng)應用 2022年7期2022-08-04
- 基于有效精度的Logistic混沌方程計算軌道偏離研究
示的基本形式和浮點數(shù)的標準，給出Logistic混沌方程真實軌道的基本定義以及軌道點的精度變化規(guī)律，對Logistic混沌方程的計算軌道進行詳細分析，給出對比實驗和一些推論.1 計算機中數(shù)值的標準化形式數(shù)值可以采用科學記數(shù)法來進行標準化：±(d0.d1 d2 d3)…×Be.(1)其中，“±”代表該數(shù)值的符號，即正數(shù)或者負數(shù)；“d0”代表該數(shù)值的小數(shù)點前整數(shù)部分的第一位數(shù)字位；“.d1 d2 d3”代表該數(shù)值的小數(shù)點后的第一位、第二位、第三位數(shù)字位等；“e
牡丹江師范學院學報（自然科學版） 2022年3期2022-07-20
- 基于編譯時插樁的浮點異常檢測方法*
]標準，決定了浮點數(shù)是實數(shù)的有限精度編碼[2]，不能精確表示出實數(shù)，在進行浮點計算時，可能會導致不精確或者異常的結(jié)果。由于浮點數(shù)轉(zhuǎn)整數(shù)出現(xiàn)的整數(shù)溢出異常，歐洲Ariane 5火箭在1996年發(fā)射時出現(xiàn)了嚴重的升空自爆現(xiàn)象[3]，造成了巨額的經(jīng)濟損失。因此，提前發(fā)現(xiàn)和規(guī)避，是目前解決浮點計算異常問題的關(guān)鍵。能夠?qū)Ξ惓Ｌ幚砥鸬街笇ё饔玫漠惓z測方面的研究也在蓬勃發(fā)展。當前的測試研究可以分為2類：(1)對浮點異常的研究。文獻[2]提出了利用值-范圍分析來加速浮點
計算機工程與科學 2022年6期2022-06-23
- 低延時的浮點正弦余弦函數(shù)硬件實現(xiàn)算法
的思想將單精度浮點數(shù)輸入按照指數(shù)范圍的不同劃分為3個不同區(qū)域,在這3個不同區(qū)域內(nèi)分別采用不同的算法來保證計算的精度。同時,保證整體硬件模塊在4個周期內(nèi)完成計算。本文結(jié)構(gòu)主要分為算法、電路設計和實驗結(jié)果3個部分。算法部分采用了3個算法,分別是泰勒0階近似法、泰勒1階近似法[18]和直接計算。由于泰勒0階近似和直接計算比較簡單,本文重點分析泰勒1階近似算法。相應的,電路設計部分也將重點放在泰勒1階近似算法的實現(xiàn)上。在實驗結(jié)果部分,本文使用verilog硬件描述
西安交通大學學報 2021年11期2021-11-16
- 數(shù)據(jù)存儲
節(jié);小數(shù)存儲;浮點數(shù)有很多人都不了解在計算機中到底是如何存儲數(shù)據(jù)的，而我也是很好奇其存儲機制，才閱讀了很多篇文章，才了解數(shù)據(jù)是如何存儲在計算機中的，而我將用一篇文章簡單易懂的總結(jié)出數(shù)據(jù)的存儲方式。首先你要知道數(shù)據(jù)存儲分為兩個部分，一個是整數(shù)的存儲，一個是小數(shù)的存儲，整數(shù)存儲，只需要考慮正數(shù)和負數(shù)的存儲。而小數(shù)的存儲在計算機中其實是無法精確表示的，因此小數(shù)存儲就涉及到了精確度的表示。下面就分別敘述整數(shù)存儲和小數(shù)存儲。一、整數(shù)存儲1.1字節(jié)： 因為計算機只能
客聯(lián) 2021年9期2021-11-07
- 一種油液分析儀器數(shù)據(jù)文件內(nèi)容解析方法*
。本文作者基于浮點數(shù)與英文字母在儀器數(shù)據(jù)文件中的存儲特征，提出了利用搜索二進制數(shù)據(jù)并轉(zhuǎn)換為浮點數(shù)，再將轉(zhuǎn)換后的浮點數(shù)與搜索值進而確定浮點數(shù)在文件中的位置的方法，并基于API函數(shù)設計了全自動搜索的輔助工具，為進行文件格式解析和信息提取提供了一種新的思路。1 解決方案1.1 背景分析油液分析儀器的數(shù)據(jù)基本上由字符類型的標識及浮點數(shù)形式的數(shù)值2種類型組成，且大部分以文件的形式進行存儲。在以文件進行浮點數(shù)的存儲方面，國際標準組織制訂了一系列的浮點數(shù)存儲相關(guān)標準。自
潤滑與密封 2021年8期2021-08-27
- 基于申威1621函數(shù)庫的斷流水指令替換方法①
浮點小數(shù)來說,浮點數(shù)的尾數(shù)包含浮點數(shù)的整數(shù)部分和小數(shù)部分,且整數(shù)部分所占的位數(shù)與指數(shù)大小有關(guān).對于雙精度浮點數(shù),若浮點數(shù)指數(shù)的十進制數(shù)值是n,則小數(shù)部分占尾數(shù)的[0,51–n]位,整數(shù)部分占尾數(shù)的[(51–n)+1,51]位.在十進制數(shù)中,若將小數(shù)點后面的數(shù)全部變?yōu)?,則小數(shù)就變成了一個整數(shù).同樣對于二進制數(shù)而言,將小數(shù)點后面的位全部置為0,也就是將雙精度浮點數(shù)的[0,51–n]位置0,則該二進制浮點數(shù)就變成了一個浮點整數(shù),也即實現(xiàn)浮點小數(shù)取整化.其具體的
計算機系統(tǒng)應用 2021年7期2021-08-02
- 四種Python均勻浮點數(shù)生成方法
生成類似的均勻浮點數(shù)呢？比如0.00、0.01、0.02……0.98、0.99共100個浮點數(shù)。如果直接構(gòu)造“for i in range（0，1，0.01）：”，Python就會給出“TypeError： ‘float object cannot be interpreted as an integer”的錯誤提示，意思是“類型錯誤：浮點型對象不能解釋為整數(shù)型”，因為range（）函數(shù)接收的參數(shù)必須是整數(shù)（可以是負數(shù)），而不能直接處理float浮點數(shù)。那
電腦報 2021年11期2021-07-01
- 二進制浮點數(shù)轉(zhuǎn)十進制的快速方法
況下，對內(nèi)存中浮點數(shù)二進制的轉(zhuǎn)換支持并不完善。基于SIMD 的向量浮點單元，可以極大提高運算能力，但同時也增大了驗證的難度。特別是在CPU 硅后驗證階段，硬件不可靠的情況下，調(diào)試時就需要把內(nèi)存中浮點數(shù)取出然后轉(zhuǎn)換為十進制數(shù)去分析是否符合預期。例如在龍芯2K1000[4]平臺上進行向量優(yōu)化時就遇到大量的浮點異常，這與傳遞到浮點寄存器中的數(shù)據(jù)大小有關(guān)。關(guān)于浮點數(shù)二進制轉(zhuǎn)換為十進制，目前的多數(shù)研究還停留在根據(jù)IEEE754 標準去解析計算的階段，這個計算過程是比
遼寧工業(yè)大學學報(自然科學版) 2021年3期2021-06-24
- 基于Karatsuba和Vedic算法的快速單精度浮點乘法器
663)單精度浮點數(shù)乘法運算的耗時主要集中在24 bit的尾數(shù)相乘部分。為了提高單精度浮點數(shù)乘法運算的速度，研究者提出了各種單精度浮點乘法器的改進方法[1-8]。文獻[1]提出了基于Karatsuba算法[9-10]的改進設計，通過數(shù)學運算的公式變換，用加法器代替乘法器，相比于24 bit尾數(shù)直接相乘的單精度浮點乘法器的設計，該設計減少了3個乘法器，只使用了6個乘法器。但是乘法器的使用限制了單精度浮點乘法器運算速度的進一步提高。文獻[2]提出了一種基于Ve
電子科技大學學報 2021年3期2021-06-19
- 基于SIMD的Square Root函數(shù)高性能實現(xiàn)與優(yōu)化*
令，可以直接對浮點數(shù)進行開平方計算。本文將與sqrt指令在性能方面進行對比。2.4 向量化SIMDSIMD用一個控制器來操作多個處理單元，時間上的并行性是通過對數(shù)據(jù)中的每個元素進行相同的計算來實現(xiàn)的。目前該技術(shù)已經(jīng)在多個平臺使用，而且每個平臺都擁有不同的指令集。編譯器把代碼翻譯成SIMD指令的操作叫做SIMD并行化或者SIMD向量化。在執(zhí)行SIMD指令時，通過一條指令可以同時對多個元素進行計算。例如，在一個128 bit的向量寄存器下，每次編譯時，可以對4
計算機工程與科學 2021年4期2021-05-11
- 基于字節(jié)流數(shù)據(jù)包的艦船控制系統(tǒng)數(shù)據(jù)交互技術(shù)
擬量輸出AO、浮點數(shù)輸入FI和浮點數(shù)輸出FO，其中數(shù)字量占用1個二進制位，模擬量一般占用16個二進制位，浮點數(shù)一般占用32個二進制位。TCP協(xié)議以字節(jié)流數(shù)據(jù)包的方式發(fā)送和接收數(shù)據(jù)。鑒于此，PLC發(fā)送數(shù)據(jù)包為一維數(shù)組Bytea[x]，x為發(fā)送數(shù)據(jù)包的長度。PLC接收的數(shù)據(jù)包為一維數(shù)組y為接收數(shù)據(jù)包的長度。其中：k為數(shù)字量輸入數(shù)；l為數(shù)字量輸出數(shù)；i為模擬量輸入數(shù)；j為模擬量輸出數(shù)；m為浮點數(shù)輸入數(shù)；n為浮點數(shù)輸出數(shù)；[]為向上取整，k,l,i,j,m,n為非
艦船科學技術(shù) 2021年3期2021-04-12
- 基于FPGA的數(shù)字加速度計設計與實現(xiàn)
計算量很大而且浮點數(shù)乘法較多會導致精度損失。對以上公式進行化簡可得(4)將前三個等式化簡后,復雜的運算最終變成矩陣的一次加法和一次乘法運算。其中矩陣K和矩陣B為固定參數(shù),可以提前算好并固化到程序中以減少不必要的運算,提高運算速度以及減少資源的使用?；喓罄谜麛?shù)和浮點數(shù)的運算將浮點數(shù)擴大,減少浮點數(shù)之間的乘法,有效地提高運算的精度。2.2 浮點數(shù)精度的選擇在設計FPGA程序之前,需要確定程序中數(shù)據(jù)計算的精度。FPGA內(nèi)為硬件電路,浮點數(shù)精度越低,所消耗的資
傳感器與微系統(tǒng) 2021年2期2021-03-05
- 一種高效的浮點數(shù)除法指令設計實現(xiàn)方法
754 格式的浮點數(shù)除法指令以及實現(xiàn)32 bit 浮點數(shù)除法運算的算法。用TEC-XP16 教學機的匯編指令設計了實現(xiàn)浮點數(shù)除法算法的匯編語言程序。為解決人工方式設計微程序和修改微程序控制器源程序效率低且容易出錯等問題，提出了一種能夠由匯編語言程序自動生成微程序以及能夠由微程序自動修改控制器ABEL 語言源程序的方法。實驗結(jié)果表明，所設計的32 bit浮點除法指令的功能是正確的，平均只需要2.16 s就能根據(jù)匯編語言程序表自動生成微程序表，平均只需1.3
實驗室研究與探索 2020年12期2021-01-15
- 基于SCILAB的多精度算法研究與實現(xiàn) *
可編程性問題。浮點數(shù)運算對于計算機性能影響顯著，在浮點運算過程中存在舍入誤差，計算規(guī)模較小時，這些誤差不會造成明顯影響。現(xiàn)代科學工程計算一般涉及到大規(guī)模計算，在這種大規(guī)模、長時程的數(shù)值計算中，由于舍入誤差的累積效應存在，可能導致數(shù)值計算結(jié)果不準確、不可靠，甚至得到完全錯誤的結(jié)果。高精度算法庫的設計和實現(xiàn)，是解決大規(guī)模數(shù)值計算的可靠性和穩(wěn)定性，以及提升國產(chǎn)處理器性能的有效途徑之一。設計和實現(xiàn)高精度的處理器，可以從硬件和軟件2個方面進行。在20世紀60年代到8
計算機工程與科學 2020年11期2020-11-30
- 探討Visual C++2010環(huán)境下浮點型數(shù)據(jù)的存儲形式
序設計》中有關(guān)浮點數(shù)數(shù)據(jù)類型的認識和使用中出現(xiàn)的問題，學生存在對浮點數(shù)的認知不夠清晰，對Visual C++2010環(huán)境下有關(guān)浮點數(shù)的相關(guān)計算結(jié)果存在各種困惑。根據(jù)多年的教學經(jīng)驗，查閱相關(guān)書籍和IEEE754標準，論文分析Visual C++2010環(huán)境下浮點型數(shù)據(jù)的存儲形式，闡述了有關(guān)浮點數(shù)相關(guān)幾個重要知識點的理解。文中引入計算思維的指導思想，采用從現(xiàn)象到本質(zhì)，從理論到實踐來逐步解決問題。實踐證明，該方法取得的了較好的學習效果，夯實了學生對基礎知識的掌握
電腦知識與技術(shù) 2020年23期2020-09-27
- 源于MATLAB中cast和typecast函數(shù)數(shù)據(jù)格式的探討
型，以及整數(shù)及浮點數(shù)在計算機中的存儲格式。由此，可以使學生學會使用MATLAB函數(shù)，并了解數(shù)據(jù)在計算機中存儲格式。[關(guān)鍵詞] MATLAB;IEEE 754;字節(jié)序;數(shù)據(jù)格式[基金項目] 上海市教委重點課程建設項目“數(shù)字信號處理”（B1-0200-19-309411）;上海健康醫(yī)學院教學建設項目“基于穿戴式醫(yī)療技術(shù)與器械工程研究中心的生物醫(yī)學工程本科創(chuàng)新能力個性化培養(yǎng)‘四個一工程”（B1-0200-19-309302）[作者簡介] 王 選，博士，上海健康醫(yī)
教育教學論壇 2020年29期2020-08-13
- 流水的浮點倒數(shù)近似值運算部件的設計與實現(xiàn)*
持浮點非規(guī)格化浮點數(shù)[10-11]，經(jīng)過進一步改進，增加源操作數(shù)預規(guī)格化和結(jié)果后規(guī)格化功能，可以實現(xiàn)對浮點非規(guī)格化浮點數(shù)的硬件處理，有利于進一步提高浮點倒數(shù)近似值運算的性能[12]。1 設計與實現(xiàn)1.1 SRT-4算法基本的SRT算法迭代過程采用數(shù)學公式描述如下(其中，X為被除數(shù)，D為除數(shù)，R為算法的基數(shù))：RP0=XPi+1=RPi-qi+1D(1)這里Pi是第i次迭代后的部分余數(shù)，在每次迭代中，商值qi+1由商值選擇函數(shù)δ決定：qi+1=δ(RPi，D
國防科技大學學報 2020年2期2020-05-06
- DSP中的浮點與定點比較
使用場景。1 浮點數(shù)據(jù)格式與定點數(shù)據(jù)格式1.1 浮點數(shù)據(jù)格式在計算機系統(tǒng)的發(fā)展過程中提出過多種方法表示實數(shù)，但是目前為止使用最廣泛的是浮點表示法。IEEE（Institute of Electrical and Electronics Engineers，電子電氣工程師協(xié)會）在I985年制定的IEEE 754（IEEE Standard for Binary Floating-Point Arithmetic，ANSI/IEEE Std 754-1985）
通信電源技術(shù) 2020年1期2020-02-20
- 基于信息冗余壓縮的動作捕捉骨骼數(shù)據(jù)編碼優(yōu)化方法
通過3個單精度浮點數(shù)記錄，分別表示以米為單位的空間坐標X、Y、Z。旋轉(zhuǎn)信息同樣通過3個單精度浮點數(shù)記錄，分別表示以X、Y、Z為旋轉(zhuǎn)軸的歐拉角度值。1.2 節(jié)點信息冗余節(jié)點信息冗余是指身體關(guān)鍵節(jié)點信息中存在的信息冗余。由于節(jié)點之間并非互相獨立，而是存在樹形拓撲關(guān)系，子節(jié)點的位置及旋轉(zhuǎn)信息與父節(jié)點存在相關(guān)性，在已知父節(jié)點位置及旋轉(zhuǎn)后息的情況下，子節(jié)點位置及旋轉(zhuǎn)信息可通過正向運動學公式計算得出。1.3 采樣頻率冗余采樣頻率冗余是指體感數(shù)據(jù)的硬件采樣須率過高產(chǎn)生的
網(wǎng)絡安全技術(shù)與應用 2019年11期2019-11-12
- 基于FPGA的浮點數(shù)線性排序器設計
PGA的可重構(gòu)浮點數(shù)線性排序器。該排序器基于經(jīng)典的插入排序算法，將插入排序算法并行化，在比較操作的實現(xiàn)上，采用浮點數(shù)比較核，使排序器總體性能較現(xiàn)有實現(xiàn)有明顯提升。關(guān)鍵詞：浮點數(shù);并行排序;可重構(gòu);插入排序中圖分類號：TP312 文獻標識碼：A 文章編號：1007-9416（2019）11-0143-020 引言排序是計算機應用領域中非常重要、研究和應用都非常廣泛的一類問題。例如，在數(shù)據(jù)處理、數(shù)據(jù)庫、數(shù)據(jù)壓縮、分布式計算、圖像處理和計算機圖形學中排序算法都有
數(shù)字技術(shù)與應用 2019年11期2019-02-02
- sigmoid函數(shù)的高效率硬件實現(xiàn)研究
loat單精度浮點數(shù)在機器中表示用1位表示數(shù)字的符號，用8位來表示指數(shù)，用23位來表示尾數(shù)，即小數(shù)部分。IEEE754標準中，一個規(guī)格化32位的浮點數(shù)x的真值表示為：其中尾數(shù)域表示的值是1.M。因為規(guī)格化的浮點數(shù)的尾數(shù)域最左位總是1，故這一位不予存儲，而認為隱藏在小數(shù)點的左邊。在計算指數(shù)e時，對階碼E的計算采用源碼的計算方式，因此32位浮點數(shù)的8bits的階碼E的取值范圍是0到255。其中當E為全0或者全1時，是IEEE754規(guī)定的特殊情況。圖2 分段最佳
電子測試 2018年16期2018-09-25
- 單精度浮點數(shù)累積量異常分析及解決方案
系統(tǒng)中，單精度浮點數(shù)被廣泛應用于生產(chǎn)工藝過程量監(jiān)測和回路調(diào)節(jié)，以及復雜計算和累積量等模擬值處理。這些系統(tǒng)包括：可編程邏輯控制器(programmable logic controller,PLC)系統(tǒng)[1-3]、分布式控制系統(tǒng) (distributed control system,DCS)[4-5]。自動控制系統(tǒng)選用帶累積功能的儀表，可實現(xiàn)較高準確度過程量的累積，但實際應用過程中存在很多未配置累積功能的儀表仍需監(jiān)視累積值的情況。常用的方法是采用基于浮點數(shù)
自動化儀表 2018年9期2018-09-15
- 基于Verilog HDL語言的FPGA浮點數(shù)加減法運算的實現(xiàn)
特的優(yōu)勢。1 浮點數(shù)加減法運算的實現(xiàn)過程本文浮點數(shù)的運算介紹基于二進制單精度類型，由符號位、階碼位、尾碼位組成（以上由IEEE 754[1]標準定義）。在符合IEEE 754標準的浮點數(shù)加減運算過程中，減法運算也可以轉(zhuǎn)變成加法運算，只要處理好兩數(shù)的符號即可。規(guī)格化浮點數(shù)加法可以分為符號判斷、階碼比較、尾碼對階、求和或求差和規(guī)格化處理等步驟。其加減法運算步驟[2]如下：（1）符號判斷：判斷是加法運算還是減法運算。（2）階碼比較：求解兩個浮點數(shù)階碼的差。（3）
機電信息 2018年24期2018-08-27
- 用VB編程實現(xiàn)IEEE 754浮點數(shù)與十六進制格式轉(zhuǎn)換
要： IEEE浮點數(shù)算術(shù)標準（IEEE 754）是最廣泛使用的浮點數(shù)運算標準，為許多CPU與浮點運算器DSP所采用。而在實際工程應用上，比如計算機串口通訊中數(shù)據(jù)都是以十六進制數(shù)據(jù)打包、解析和傳輸?shù)?，所以研究如何根?jù)該標準把所要傳輸?shù)母↑c型數(shù)據(jù)編程轉(zhuǎn)換成十六進制數(shù)據(jù)具有重要的實用意義。這里在分析和研究了IEEE 754標準中浮點型數(shù)據(jù)表示方式和存儲方式的基礎上，結(jié)合Visual Basic 6.0 可視化編程工具，闡述了如何把單/雙精度浮點型數(shù)據(jù)轉(zhuǎn)換成十六進
科學與財富 2017年33期2017-12-19
- 在Ｃ語言中雙精度浮點數(shù)線性化相等比較的研究
Ｃ語言中雙精度浮點數(shù)線性化相等比較的研究章國華（武漢船舶職業(yè)技術(shù)學院，武漢430050 ）以LCC軟件為設計基礎，提出了雙精度浮點數(shù)比較大小算法的設計方法，通過程序驗證了算法的精確度，分別分析了絕對誤差和相對誤差方法設計算法，最后從雙精度浮點數(shù)在計算機中的表示方法角度提出了浮點數(shù)線性化后相等比較改進的方法。比較 算法 雙精度 有效數(shù)字0 引言Ｃ程序設計的教科書中一般都不涉及浮點數(shù)的運算，浮點數(shù)的運算涉及到計算機的復雜的硬件結(jié)構(gòu)和理解起來有一定難度的表示方法
船電技術(shù) 2017年1期2017-10-13
- 深度卷積神經(jīng)網(wǎng)絡的數(shù)據(jù)表示方法分析與實踐
，針對定點數(shù)和浮點數(shù)建立誤差分析模型，從理論角度分析如何選擇表示精度及選擇結(jié)果對網(wǎng)絡準確率的影響，并通過實驗探究不同數(shù)據(jù)表示方法對硬件實現(xiàn)代價的影響.通過理論分析和實驗驗證可知，在一般情況下，滿足同等精度要求時浮點表示方法在硬件實現(xiàn)開銷上占有一定優(yōu)勢.除此之外，還根據(jù)浮點表示特征對神經(jīng)網(wǎng)絡中卷積操作進行了硬件實現(xiàn)，與定點數(shù)相比在功耗和面積上分別降低92.9%和77.2%.深度卷積神經(jīng)網(wǎng)絡；數(shù)據(jù)表示方式；浮點數(shù)據(jù)表示；定點數(shù)據(jù)表示；卷積操作優(yōu)化卷積神經(jīng)網(wǎng)絡(
計算機研究與發(fā)展 2017年6期2017-06-23
- 基于FPGA時域有限差分算法的設計與實現(xiàn)
用32位單精度浮點數(shù)進行加減法和乘法運算,以保證計算的精度.通過modelsim軟件仿真,以Altera FPGA的硬件實現(xiàn)來確保設計的正確性.實驗結(jié)果顯示,基于FPGA的時域有限差分法硬件實現(xiàn)方法對提高速度效果明顯,是提高算法性能的有效途徑.時域有限差分法; 可編程邏輯器件; Verilog 硬件描述語言; 二維TM波矩量法、有限元法和時域有限差分法(Finite Difference Time Domain,FDTD)是電磁計算方法中3個重要的數(shù)值方法
上海電力大學學報 2017年1期2017-04-26
- 基于FPGA的流水線單精度浮點數(shù)乘法器設計*
的流水線單精度浮點數(shù)乘法器設計*彭章國1，張征宇1,2，王學淵1，賴瀚軒1，茆 驥1(1. 西南科技大學 信息工程學院，四川 綿陽 621010；2. 中國空氣動力研究與發(fā)展中心，四川 綿陽 621000)針對現(xiàn)有的采用Booth算法與華萊士(Wallace)樹結(jié)構(gòu)設計的浮點乘法器運算速度慢、布局布線復雜等問題，設計了基于FPGA的流水線精度浮點數(shù)乘法器。該乘法器采用規(guī)則的Vedic算法結(jié)構(gòu)，解決了布局布線復雜的問題；使用超前進位加法器(Carry Loo
網(wǎng)絡安全與數(shù)據(jù)管理 2017年4期2017-03-10
- 單雙精度浮點運算加法器的實現(xiàn)
加法器結(jié)構(gòu)。該浮點數(shù)加法器可通過信號控制端，在高電平時執(zhí)行雙精度浮點加法，低電平時執(zhí)行單精度浮點加法，且運算結(jié)果符合IEEE-754標準格式，通過實驗驗證，該加法器結(jié)構(gòu)合理，功能正確。關(guān)鍵詞：浮點運算；加法器；IEEE-754標準中圖分類號：TP391 文獻標識碼：A 文章編號：1009-3044（2016）31-0231-02浮點數(shù)的引用隨著網(wǎng)絡時代的迅速發(fā)展而變得廣泛，我們對信息精度、細致度的要求越來越高，比如使用手機時對語音識別需要更清晰；電腦處理圖
電腦知識與技術(shù) 2016年31期2017-02-27
- 非精確浮點數(shù)乘法器設計
016）非精確浮點數(shù)乘法器設計尹培培（南京航空航天大學 計算中心，江蘇 南京 210016）隨著電路系統(tǒng)數(shù)值運算范圍以及數(shù)據(jù)運算精度的不斷擴大，浮點數(shù)運算的研究變得越來越重要。但傳統(tǒng)浮點數(shù)運算單元硬件復雜、功耗大、延時長，這些因素很大程度上制約著浮點數(shù)運算的性能。非精確計算可以減少容錯設備的動態(tài)及靜態(tài)能量損耗，作為解決以上問題的有效方法。提出了一種非精確浮點數(shù)乘法器的算法設計，同時將該算法應用于高動態(tài)范圍圖片的圖像處理中，并將結(jié)果與精確浮點數(shù)乘法器的應用結(jié)
電子技術(shù)應用 2016年3期2016-12-03
- Z3：第一臺計算機
算機，能夠完成浮點數(shù)運算。與同時代其他機型相比，Z3的優(yōu)勢在于它對數(shù)字的描述。首先，Z3是純數(shù)字式，這點與當代計算機一樣，數(shù)字以2進制方式編碼，即0和1。其次，Z3能夠處理浮點數(shù)。浮點數(shù)包含尾數(shù)和指數(shù)，例如，當現(xiàn)代科學家提到地球與太陽之間的平均距離時，標準表達方式是：約為1.496×108km，意味著十進制小數(shù)點被左移了8位。Z3可以通過打孔紙編程。Z3具備圖靈完整性，但是這個特性直到Zuse去世后才得到證實。圖靈完整性一詞，來源于計算機學術(shù)界，用于紀念英
CHIP新電腦 2016年11期2016-12-03
- 基于數(shù)據(jù)類型轉(zhuǎn)換的點云快速有損壓縮算法
FtoI規(guī)則將浮點數(shù)類型點云轉(zhuǎn)換成整數(shù)類型點云，然后將整數(shù)類型點云切分成許多小單元面塊，每一單元點云生成最小生成樹，按廣度優(yōu)先的順序?qū)湫谓Y(jié)構(gòu)進行編碼。同時，按照樹形結(jié)構(gòu)對父子節(jié)點的差值進行編碼，把整型差值分成兩部分編碼，符號一部分，其絕對值一部分，其中絕對值部分采用算術(shù)編碼進行壓縮。實驗表明該文算法在保證整個三維點云模型的質(zhì)量情況下，具有不錯的壓縮速度和壓縮率。三維點云；有損壓縮；浮點數(shù)；最小生成樹；算術(shù)編碼點云數(shù)據(jù)是物體三維掃描后其三維坐標的數(shù)據(jù)信息，
圖學學報 2016年2期2016-11-30
- 準確使用C/C++中等于運算符的研究
和用來判別兩個浮點數(shù)是否相等。從程序員的角度給出了減少與賦值運算符混淆，以及不同情況下正確判別兩個浮點數(shù)是否相等的方法。并利用VC 6.0設計了一個Add-in程序，能夠自動發(fā)現(xiàn)有可能出現(xiàn)這兩種錯誤的語句，提醒程序員注意，以便從集成開發(fā)環(huán)境的角度減少錯誤。C/C++程序設計；等于運算符；Add-in《C語言程序設計》是大多數(shù)高校開設的第一門計算機語言課程，《C++語言程序設計》則是許多高校開設的計算機語言進階課程，同時C/C++也是廣大工程技術(shù)人員最常用的
中州大學學報 2016年2期2016-11-28
- C語言中浮點數(shù)的表示范圍淺析
樊景博摘 要：浮點數(shù)是C語言中的一種數(shù)據(jù)類型，但在標準C中并沒有給出其具體的描述，即數(shù)的存儲格式及表示范圍。部分經(jīng)典的C語言程序設計教程中給出了浮點數(shù)的表示范圍，但存在不嚴謹和值得商榷的地方。結(jié)合IEEE754標準，就C語言中浮點數(shù)內(nèi)在存儲格式進行分析并給出結(jié)論。關(guān)鍵詞：C語言；浮點數(shù)；表示范圍中圖分類號：TP313 文獻標識碼：AAbstract：The float is a data type in C language，but its in stan
軟件工程 2016年4期2016-05-30
- 基于格子Boltzmann方法的多孔介質(zhì)流動模擬GPU加速
撞模型在單、雙浮點數(shù)精度下計算速度相同.而在較上一代的GPU上，計算精度對MRT碰撞模型計算速度影響較大.多孔介質(zhì)；GPU；格子Boltzmann方法；并行計算0 引言多孔介質(zhì)內(nèi)的流動現(xiàn)象廣泛存在于自然界及油氣藏開采、化工過程、環(huán)境保護等諸多工業(yè)領域.多孔介質(zhì)流動是一類典型的跨尺度現(xiàn)象，在孔隙尺度上利用計算流體力學方法對這類現(xiàn)象進行直接模擬是研究其微觀流動機理的重要手段.由于多孔介質(zhì)的孔隙結(jié)構(gòu)十分復雜，使用常規(guī)的基于直接離散求解Navier?Stoke方程
計算物理 2015年1期2015-11-30
- 基于CUDA的直方圖問題并行優(yōu)化
條，其中數(shù)據(jù)為浮點數(shù)，取值范圍為a≤x直方圖問題是一個經(jīng)典的問題，要解決這個問題需要遍歷所有的數(shù)據(jù)集中的數(shù)據(jù)，判斷所在的區(qū)間分布。隨著數(shù)據(jù)規(guī)模的增加，問題的規(guī)模也隨著增大。而數(shù)據(jù)間并沒有關(guān)聯(lián)性，適合使用并行計算的方法來實現(xiàn)。因此本文以該問題為切入點，來研究基于CUDA （Compute Unified Device Architecture）即英偉達公司推出的通用并行計算架構(gòu)的并行計算的特點和優(yōu)劣。2 直方圖問題的串行化方法串行化方法即使用單線程的方法，數(shù)
現(xiàn)代計算機 2015年19期2015-09-26
- C語言中浮點數(shù)精度問題分析
00）C語言中浮點數(shù)精度問題分析周冠方（鄖陽師范高等?？茖W校組織人事部，湖北十堰420000）通過實例直觀地描述了C語言中由于計算機存儲數(shù)據(jù)方式的不同而造成的數(shù)據(jù)誤差，并對誤差產(chǎn)生的原因進行了分析，解讀出C語言中浮點型數(shù)據(jù)的不同存儲方式，最后給出幾點建議。C語言；數(shù)據(jù)精度；浮點型數(shù)據(jù)；相對誤差1 引言C語言程序設計的基本數(shù)據(jù)類型包含整型和浮點型兩類。在計算機中，實數(shù)特別是小數(shù)形式表示的數(shù)都是以浮點型數(shù)據(jù)來進行存儲的。但是對于浮點型的數(shù)據(jù)，在進行各種運算時，
湖北工業(yè)職業(yè)技術(shù)學院學報 2015年3期2015-02-13
- 高速公路宏觀動態(tài)交通流模型的FPGA仿真實現(xiàn)
。因此本文采用浮點數(shù)在FPGA上實現(xiàn)Papageorgiou模型的仿真。1 高速公路交通流宏觀動態(tài)模型宏觀動態(tài)交通流模型又稱為交通流連續(xù)介質(zhì)模型，它通過對單向運動的交通流在某時刻t在某一位置x的有關(guān)變量來把握交通的本質(zhì)。各研究組織所提出多種形式交通流模型，其間主要差別在于交通流量、車輛平均速度和車流密度的關(guān)系的表征，以及上下游交通相互作用的描述形式。為了簡化模型使其便于應用在實際中，通常根據(jù)高速公路幾何形狀和交通狀態(tài)將其劃分成若干路段，路段可不等距劃分，但
電子設計工程 2015年2期2015-01-17
- 計算機浮點運算的尾數(shù)處理
運算計算機中的浮點數(shù)是小數(shù)點的位置不固定，可以浮動的數(shù)據(jù)。浮點數(shù)的引入，不僅擴大了數(shù)據(jù)的表示范圍，同時也提高數(shù)據(jù)的分辨精度。浮點數(shù)的表示方法類似于十進制科學標識法，就是用符號、一串有效數(shù)字（通常稱作尾數(shù)）以及對應于比例因子中隱含基數(shù)的指數(shù)來表示一個數(shù)[1]。浮點數(shù)可表示為：N=2E·M。其中E是階碼，常用移碼表示，它決定了浮點數(shù)的表示范圍。M是尾數(shù)，是定點純小數(shù)，它給出了有效數(shù)字的位數(shù)，決定了浮點數(shù)的分辨精度。計算機中浮點數(shù)的加減運算步驟主要有：對階、尾數(shù)
湖南廣播電視大學學報 2014年3期2014-12-19
- Keil C51環(huán)境下64位浮點庫的設計
-754雙精度浮點數(shù)的標準.針對目前C51編譯器的不足,采用數(shù)組分部處理數(shù)據(jù)[5]，在Keil C51環(huán)境下設計了符合IEEE-754雙精度標準的浮點庫,實現(xiàn)基本的四則運算,滿足了在控制領域中需要進行高精度計算的特殊要求.1 IEEE-754 標準IEEE-754二進制浮點數(shù)算術(shù)標準定義了浮點數(shù)的表示格式，是目前廣泛使用的浮點數(shù)格式標準,被多數(shù)CPU和浮點運算器采用.在IEEE-754標準中規(guī)定了單精度(32位)、擴展單精度(43位以上,不常用)、雙精度(
河北大學學報（自然科學版） 2014年1期2014-08-15
- 采用Karatsuba 算法在FPGA 上實現(xiàn)雙精度浮點乘法
中定義的雙精度浮點數(shù)的尾數(shù)有53 bit，采用FGAP實現(xiàn)53 bit×53 bit的硬件乘法器需要占用大量的硬件資源［1-2］。本文詳細說明了采用Karatsuba算法在FPGA上實現(xiàn)了雙精度浮點乘法器的過程。1 雙精度浮點數(shù)格式IEEE754是使用最廣泛的浮點數(shù)運算標準，常用的浮點數(shù)有單精確度(32 bit)和雙精確度(64 bit)2 種［3］。單精度浮點數(shù)的格式:雙精度浮點數(shù)的格式:浮點運算器的運算包含加、減、乘、除、平方和開方等。通常情況下，在運
西安石油大學學報（自然科學版） 2014年1期2014-04-01
- 基于PLC的流量累積誤差及解決方法
復雜。2 補償浮點數(shù)的舍入誤差2.1 舍入誤差的產(chǎn)生及實驗有限位數(shù)的二進制數(shù)不能精確表示所有十進制數(shù)值，當PLC系統(tǒng)不能精確表示一個數(shù)時，浮點運算和輸入結(jié)果會被舍入到最鄰近的表示值，產(chǎn)生舍入誤差。浮點加法運算在對階時,尾數(shù)要向右移位,被右移的尾數(shù)的低位部分會被丟掉,這種處理過程就會產(chǎn)生誤差,這也是一種舍入誤差，最終使運算結(jié)果不準確。在PLC做流量累積時，需要不斷地做累加運算，由于浮點數(shù)運算的舍入誤差累計的結(jié)果，隨著累加次數(shù)的增加最終結(jié)果的誤差會相當大，我們
計量技術(shù) 2014年9期2014-03-22
- 淺析施奈德-昆騰?系列中浮點數(shù)的解析與上送
-昆騰?系列中浮點數(shù)的解析與上送劉吉強（黑龍江省電力有限公司牡丹江水力發(fā)電總廠，黑龍江 牡丹江 157006）數(shù)據(jù)的采集和上送，是自動控制的基礎。自動化領域百家爭鳴的局面導致數(shù)據(jù)格式的定義有很大分歧，數(shù)制轉(zhuǎn)換就成為自動控制編程的亮點。本文以發(fā)電廠母線的頻率采集上送為例，簡述浮點數(shù)到word 變量的轉(zhuǎn)換與上送方法。浮點數(shù)；word變量 ；數(shù)制轉(zhuǎn)換一、設備環(huán)境：表計DM6200 .網(wǎng)絡環(huán)境：485菊花鏈路、MODBUS PLUSH網(wǎng)絡、以太網(wǎng)絡.PLC：Sch
中國新技術(shù)新產(chǎn)品 2014年13期2014-03-02
- 基于FPGA 的浮點與整型數(shù)據(jù)混合運算實現(xiàn)*
度［3］。對于浮點數(shù)和整型數(shù)據(jù)，如果能在不同的地方運用不同的格式，可以用最少的資源和最快的速度實現(xiàn)相同的功能［4］。目前有很多基于FPGA 的浮點數(shù)轉(zhuǎn)換成整型數(shù)據(jù)的研究和設計，但浮點和整型數(shù)據(jù)的混合運算卻未見報道。本文在研究浮點數(shù)和整型數(shù)據(jù)存儲結(jié)構(gòu)的基礎上提出了一種浮點數(shù)和整型數(shù)據(jù)相互轉(zhuǎn)換的方法，改進了一般浮點數(shù)運算中消耗資源較多和運算速度較慢的問題。1 IEEE 754 浮點數(shù)標準目前大多數(shù)高級語言(包括C)都是按照IEEE 754 的標準來規(guī)定浮點數(shù)的
組合機床與自動化加工技術(shù) 2013年12期2013-12-23
- 模擬量在連鑄機火焰切割機的應用
速度信號轉(zhuǎn)換成浮點數(shù)存儲在D32中，應用浮點數(shù)除法運算，將拉速浮點數(shù)除以60秒，結(jié)果存儲在D90中；應用浮點數(shù)累加功能，把每秒的浮點數(shù)累加并將結(jié)果存儲在D94存儲器中。將D94中的浮點數(shù)轉(zhuǎn)換成整數(shù)存儲到D112中并不斷與行程設置K592比較。（3）數(shù)據(jù)比較過程：當切割小車行走的距離等于或大于預先設置的K592時，軟元件M15、M16動作； PLC輸出點Y017動作，抱夾裝置松開，切割小車返回原位，等待下一次切割。4 改造效果本次改造實現(xiàn)了預期目標，此方案不
河南科技 2013年17期2013-10-17
- 特殊變換多小波構(gòu)造的浮點數(shù)編碼遺傳算法
換多小波構(gòu)造的浮點數(shù)編碼遺傳算法崔明義河南財經(jīng)政法大學 計算機與信息工程學院，鄭州 4500021 引言在遺傳算法理論和應用研究中，浮點數(shù)編碼遺傳算法（Floating Point Representation Genetic Algorithm，F(xiàn)PRGA）始終占據(jù)重要的地位。近幾年，F(xiàn)PRGA的研究引起了人們的極大重視。研究表明，浮點數(shù)編碼具有精度高、便于高維大空間搜索的優(yōu)點，在函數(shù)優(yōu)化和約束優(yōu)化領域明顯有效于其他編碼，這已被得到了廣泛的驗證[1-4]
計算機工程與應用 2013年15期2013-07-19
- 一種基于FPGA的直擴信號檢測器設計
統(tǒng)整體框圖由于浮點數(shù)可以在更大的動態(tài)范圍內(nèi)提供更高的分辨率，為了防止數(shù)據(jù)處理過程中出現(xiàn)溢出問題，本檢測系統(tǒng)內(nèi)部處理的數(shù)據(jù)格式全部采用IEEE 754標準的32位單精度浮點數(shù)。3 關(guān)鍵模塊設計3.1 數(shù)據(jù)格式轉(zhuǎn)換模塊包括定點數(shù)轉(zhuǎn)浮點模塊和浮點數(shù)轉(zhuǎn)定點模塊。在本系統(tǒng)中，定點數(shù)轉(zhuǎn)浮點模塊的輸入是16位有符號定點數(shù)，其中7位整數(shù)位，8位小數(shù)位。輸出信號是標準的32位單精度浮點數(shù)，其中8位指數(shù)，23位尾數(shù)。電路實現(xiàn)例化了兩個floating point IP核，分別
杭州電子科技大學學報(自然科學版) 2012年6期2012-10-08
- 嵌入式系統(tǒng)中數(shù)據(jù)與字符串的轉(zhuǎn)換及應用
法也類似；對于浮點數(shù)，編制這種程序比較繁瑣。其實，除此之外，KEIL C和ICC還提供了更為有效的方法，實現(xiàn)數(shù)據(jù)到字符串的轉(zhuǎn)換。1.1 KEIL C環(huán)境下數(shù)據(jù)到字符串的轉(zhuǎn)換在KEIL C的stdio.h中提供了sprintf語句可以進行數(shù)據(jù)到字符串的格式轉(zhuǎn)換。以下是在KEIL C環(huán)境下編寫的LCD1602顯示整型數(shù)和浮點數(shù)的程序：運行的結(jié)果是在LCD1602第1行顯示“a＝－1235”，第2行顯示“b＝1.235”。程序中，“sprintf（Buf1，"a
單片機與嵌入式系統(tǒng)應用 2012年4期2012-09-25
- 基于FPGA的整數(shù)開方運算
EE754標準浮點數(shù)，altfp_sqrt模塊的輸出結(jié)果也是IEEE754標準浮點數(shù)。例如對整數(shù)9進行開方運算，用戶必須先將整數(shù)9轉(zhuǎn)化為IEEE754標準浮點數(shù)(41100000)H，將該十六進制數(shù)41100000作為模塊altfp_sqrt的輸入數(shù)據(jù)，得到模塊altfp_sqrt的輸出數(shù)據(jù)(40400000)H，用戶必須自己將此IEEE754標準浮點數(shù)(40400000)H轉(zhuǎn)化為3，才能最終得知對9進行開方的結(jié)果是3。這對于用戶來說就有諸多不便。本文就是
微處理機 2012年3期2012-07-25
- 小衛(wèi)星PD姿態(tài)控制器IP核的FPGA實現(xiàn)
P直接采用32浮點數(shù)數(shù)據(jù)形式進行計算，精度高，同時外部計算機系統(tǒng)的單精度或雙精度轉(zhuǎn)換為浮點數(shù)較為容易.1 姿態(tài)控制器的設計目前，衛(wèi)星上實際應用的姿態(tài)控制技術(shù)主要為PID或改進PID控制，此外最優(yōu)控制方法、變結(jié)構(gòu)控制方法、魯棒控制方法、自適應控制方法、智能控制等先進控制方法等也逐漸被應用［8－9］.PID控制中微分信號的引入可提高系統(tǒng)的通頻帶，加速系統(tǒng)的響應速度，加速消除誤差，積分信號可以提高穩(wěn)定精度，但會出現(xiàn)積分飽和現(xiàn)象，影響控制效果;變結(jié)構(gòu)控制適合非線性
哈爾濱工業(yè)大學學報 2012年9期2012-07-19
- FPGA中浮點運算功能的實現(xiàn)技術(shù)
，實現(xiàn)了32位浮點數(shù)的加減乘除功能運算單元設計，通過QuartusII自帶的仿真軟件獲得仿真波形，驗證了正確性。浮點運算；現(xiàn)場可編程門陣列；模塊化隨著半導體技術(shù)的快速發(fā)展和生產(chǎn)工藝水平的不斷提高，F(xiàn)PGA芯片在性能和密度方面得到了提高，已具有性能高、密度高、電壓低、功耗低、可靠性高等特點,可滿足純硬件實現(xiàn)浮點運算的需要。本文介紹了FPGA中浮點運算功能的實現(xiàn)算法和實現(xiàn)技術(shù)。1.浮點數(shù)的描述E為階碼位，共8位，E∈[1,254],當E=0或E=255時Y為非
中國科技信息 2011年23期2011-10-27
- 基于色度學的浮點數(shù)算法設計
）基于色度學的浮點數(shù)算法設計鮑 曼1，趙紅東1，董志勇2（1.河北工業(yè)大學 信息工程學院，天津 300401；2.河北省廣播電影電視局 機關(guān)服務中心，石家莊 050031）以浮點數(shù)為基礎，首先對色度學基本公式進行化簡，使程序更為簡潔，并節(jié)省硬件資源.隨后按照自頂向下的系統(tǒng)設計流程，采用模塊化設計方法，利用Verilog HDL語言設計硬件電路，對64位雙精度浮點數(shù)運算模塊進行設計.利用仿真軟件對3個模塊分別進行功能仿真，給出功能仿真圖和仿真實數(shù)顯示圖.在通
天津師范大學學報（自然科學版） 2011年2期2011-01-04
- 儀表設計中的浮點數(shù)問題及解決辦法
泛。尤其在處理浮點數(shù)的運算過程中,C語言與匯編語言相比其優(yōu)勢更加明顯。因此,C語言深得項目開發(fā)人員的青睞。但是在浮點數(shù)處理過程中,若處理不當,則會在系統(tǒng)調(diào)試過程中出現(xiàn)異常,致使系統(tǒng)無法工作。本文以筆者開發(fā)的某型號流量計為背景,討論了在儀表設計過程中應用C語言處理浮點數(shù)時出現(xiàn)的問題及相應的解決辦法,以供讀者在遇到類似的問題時參考。流量計的MCU為Microchip公司的PIC16F876A,集成開發(fā)環(huán)境是Microchip公司的MPLAB8.3,C編譯器選用
單片機與嵌入式系統(tǒng)應用 2010年12期2010-03-20
- Visual Basic處理浮點DSP芯片數(shù)據(jù)的方法
各DSP芯片中浮點數(shù)的特點,對計算機軟件處理浮點DSP的數(shù)據(jù)的方法進行了分析并設計出相應的處理算法,最后在Visual Basic環(huán)境下對各自的算法描述進行了算法實現(xiàn)。實踐表明,該算法處理結(jié)果誤差小,穩(wěn)定可靠,具有可移植性且能滿足系統(tǒng)的實時性要求。浮點數(shù);DSP芯片;Visual Basic;數(shù)據(jù)處理0 引 言浮點DSP芯片數(shù)據(jù)的表示范圍大,運算精度高,能夠滿足寬量程、高精度計算的要求[1],但一般情況下DSP芯片中數(shù)據(jù)是用16進制存儲的,不能直觀地得到具
石油管材與儀器 2010年4期2010-02-06