蔣宇俊　陳東坡

摘 要：在分析了基本鎖相環(huán)電荷泵工作機(jī)制的基礎(chǔ)上，提出一種新型的電荷泵結(jié)構(gòu)，該電荷泵在非常寬的電壓范圍內(nèi)具有很低的電流失配，解決了傳統(tǒng)電荷泵結(jié)構(gòu)所具有的電荷注入、時(shí)鐘饋通和電荷共享等問(wèn)題，并且非常容易實(shí)現(xiàn)電荷泵充放電電流的數(shù)字控制。基于SMIC 0.18 μm CMOSRF工藝庫(kù)設(shè)計(jì)的實(shí)際電路，使用Cadence工具仿真結(jié)果表明，在電源電壓2.0 V時(shí)，輸出電壓為0.3~1.63 V，充放電電流最大失配率小于0.1%，電流絕對(duì)值偏移率小于0.6%，說(shuō)明這種新型電荷泵結(jié)構(gòu)具有良好的性能。

關(guān)鍵詞：鎖相環(huán)；電荷泵；電流失配；數(shù)字控制

中圖分類號(hào)：TN432文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2009)05-153-03

Charge Pump with Wide-range Output Voltage and High Current Matching Characteristics

JIANG Yujun,CHEN Dongpo

(Center for Analog RFIC,School of Microelectronics,Shanghai Jiaotong University,Shanghai,200240,China)

Abstract：Based on analyzing the principle of Charge Pump(CP) of PLL,a new type of CP is presented in this paper.This CP has high current matching characteristics in wide-range output voltage,overcoming the disadvantage in the traditional CP circuit,which includs charge injection,clock feedthrough,and charge sharing.This type of CP can easily control the sourcing/sinking current digitally.The practical circuit is designed based on SMIC 0.18um CMOSRF technology,the simulation by Cadence tools shows that at 2V supply voltage,the sourcing/sinking current′s largest mismatch can achieve smaller than 0.1% and the absolute mismatch of current is smaller than 0.6% when the output voltage varies from 0.3V to 1.63V,indicating that this type of CP has a good performance.

Keywords：phase locked loop；charge-pump；current mismatch；digital control

0 引 言

CMOS電荷泵鎖相環(huán)以其高速、低抖動(dòng)、低功耗和易集成等特點(diǎn)，已廣泛用于接收機(jī)芯片、時(shí)鐘恢復(fù)電路中，如圖1所示，電荷泵對(duì)整個(gè)電荷泵鎖相環(huán)性能具有關(guān)鍵的作用，如果電荷泵的充放電電流能夠在很大的輸出電壓范圍內(nèi)具有高精度的匹配，在PLL鎖定某個(gè)頻率時(shí)，LPF提供給VCO的控制電壓將是一個(gè)常數(shù)，它將顯著降低VCO輸出頻率的抖動(dòng)，提高VCO的相位噪聲特性，并且VCO可以具有很大的調(diào)諧范圍［1］。

圖1 電荷泵鎖相環(huán)結(jié)構(gòu)圖

1 傳統(tǒng)電荷泵工作機(jī)制

傳統(tǒng)電荷泵結(jié)構(gòu)如圖2所示。

圖2 傳統(tǒng)電荷泵結(jié)構(gòu)

它主要由兩個(gè)受控開關(guān)的電流源組成，通過(guò)PFD比較

F璻ef和F璬iv的相位，如果F璻ef相位超前于F璬iv，則輸出UP為高電平，DN為低電平，I璾p給LPF電容充電，使得VCO的控制電壓上升，控制VCO的輸出信號(hào)頻率升高；如果F璬iv相位超前于F璻ef，則輸出UP為低電平，DN為高電平，LPF電容通過(guò)I璬own放電，使得VCO的控制電壓下降，控制VCO的輸出信號(hào)頻率降低；如果F璻ef和F璬iv的相位相同，PLL達(dá)到鎖定狀態(tài)，則UP和DN信號(hào)控制充放電電流源同時(shí)打開或關(guān)閉，具體工作狀態(tài)如表1所示。

表1 傳統(tǒng)電荷泵工作狀態(tài)

UPDN備注

10F璻ef相位超前于F璬iv，電荷泵為L(zhǎng)PF電容充電

01F璬iv相位超前于F璻ef，電荷泵為L(zhǎng)PF電容充電

11鎖定狀態(tài)，充放電電流源同時(shí)打開

00鎖定狀態(tài)，充放電電流源同時(shí)關(guān)閉

在電路鎖定狀態(tài)，為了消除PFD的死區(qū)，電荷泵的充放電電流源在每個(gè)周期需要同時(shí)打開一段時(shí)間，如果這兩個(gè)電流源的電流大小不精確匹配，假設(shè)I璾p大于I璬own，則將有I璾p減去I璬own大小的電流為L(zhǎng)PF電容充電，使得VCO的控制電壓升高，繼而使得VCO的輸出頻率發(fā)生變化，降低了輸出時(shí)鐘的噪聲性能。而在電荷泵的充放電電流同時(shí)關(guān)閉時(shí)，由于MOS管開關(guān)的源極和漏極寄生電容以及溝道反型層中存儲(chǔ)了電荷，導(dǎo)致電荷注入到LPF的電容上，從而引起VCO輸出頻率的變化，克服電荷共享最有效的方法是在充放電開關(guān)斷開時(shí)用單位增益運(yùn)放將輸出電壓復(fù)制到電流源漏端［2］。由電荷泵的非理想特性導(dǎo)致的開關(guān)時(shí)間延時(shí)、充放電電流失配和電荷注入引起的PLL輸出信號(hào)的相位偏差為：

φ=2πΔT璷nT璻ef*ΔiI璫p+ΔT璷nT璻ef*2π*Δt璬T璻ef

(1)

式中：ΔT璷n為充放電電流源同時(shí)打開時(shí)間；T璻ef為參考時(shí)鐘信號(hào)周期；Δi為電荷泵的失配電流；I璫p為電荷泵充放電電流；Δt璬為電荷泵開關(guān)延時(shí)時(shí)間［3,4］。式(1)表明,在參考頻率固定時(shí)，可以通過(guò)減小失配電流和縮短開關(guān)同時(shí)打開時(shí)間來(lái)減小輸出信號(hào)的相位誤差，而ΔT璷n需要用來(lái)克服PFD的死區(qū)［5］，因此，充放電電流的匹配程度對(duì)電荷泵的主要性能影響很大，提高充放電電流的匹配特性在設(shè)計(jì)電荷泵時(shí)需要著重考慮。

2 新型電荷泵設(shè)計(jì)

圖3為本文提出的新型電荷泵結(jié)構(gòu)，其中M1~M12構(gòu)成一個(gè)一級(jí)的軌到軌運(yùn)算放大器［6］，M1和M2構(gòu)成這個(gè)運(yùn)算放大器的P管輸入極，M3和M4構(gòu)成N管輸入級(jí)，M7~M12構(gòu)成運(yùn)放的電流求和電路，將差分輸入產(chǎn)生的小信號(hào)電流轉(zhuǎn)換成單端的電壓輸出［7］，M15~M18構(gòu)成這個(gè)運(yùn)算放大器的第二級(jí)，M16的漏極接到M1的柵極構(gòu)成單位負(fù)反饋，因此可以保證M1和M2的柵極具有相同的電壓，也就是說(shuō)M15和M19具有相同的漏極電壓，M17和M21也具有相同的漏極電壓。M16和M18的柵極分別接到最低電位和最高電位，使這兩個(gè)管子都工作在深線性區(qū)［8］,所以M15~M18這條支路始終有電流，電流大小為：

I15,16,17,18=(W/L)18(W/L)0I璻ef

(2)

這個(gè)電流并不受UP和DN的信號(hào)狀態(tài)影響。A，B在UP和DN同時(shí)為低電平時(shí)分別為高電平和低電平，否則為低電平和高電平。假設(shè):

(W/L)19(W/L)15=(W/L)20(W/L)16=(W/L)21(W/L)17=(W/L)22(W/L)18=α

(3)

圖3 大電壓輸出擺幅低電流失配電荷泵結(jié)構(gòu)

下面分析這個(gè)電荷泵的四種工作狀態(tài)：

(1) 狀態(tài)1：UP為高電平，DN為低電平，電荷泵為L(zhǎng)PF充電開關(guān)管M20打開，M22關(guān)閉。由于運(yùn)算放大器的存在，M15和M19的三個(gè)端口都處在相同的電位，因此I19=αI15，電荷泵以αI15大小的電流對(duì)LPF電容充電。

(2) 狀態(tài)2：UP為低電平，DN為高電平，LPF通過(guò)電荷泵放電開關(guān)管M20關(guān)閉，M22打開。由于運(yùn)算放大器的存在，M17和M21的三個(gè)端口都處在相同的電位，因此I21=αI17，電荷泵以αI17大小的電流對(duì)LPF電容放電。

(3) 狀態(tài)3：UP，DN同時(shí)為高電平，LPF輸出電壓保持穩(wěn)定開關(guān)管M20，M22同時(shí)打開。在正常工作狀態(tài)下，因?yàn)檫\(yùn)放的存在，使得 I21=αI17，I19=αI15，而I17=I15，因此I21=I19。M19中的電流全部從M21中流到地，因此LPF電容電壓保持不變。

(4) 狀態(tài)4：UP，DN同時(shí)為低電平，LPF輸出電壓保持穩(wěn)定開關(guān)管M20，M22同時(shí)關(guān)閉，此時(shí)A，B分別為高電平和低電平，控制開關(guān)管

M′20,

M′22

同時(shí)打開，因此M19和M21的漏極電壓都為L(zhǎng)PF上的電容電壓，克服了電荷共享［9］。

本結(jié)構(gòu)還可以輕易地實(shí)現(xiàn)充放電電流的數(shù)字控制，如圖3框內(nèi)所示，假設(shè)：

(W/L)23(W/L)15=(W/L)24(W/L)16=(W/L)25(W/L)17=(W/L)26(W/L)18=β

(4)

則可以通過(guò)2個(gè)比特控制充放電電流的三種可能(另一種充放電電流的可能為0 mA)，分別為：αI璻ef，βI璻ef，(α+β)I璻ef，這在PLL的設(shè)計(jì)中具有實(shí)際意義，因?yàn)槌浞烹婋娏鞯拇笮≈苯佑绊慞LL的帶寬［10］，因此可以根據(jù)實(shí)際情況調(diào)整電荷泵的充放電電流來(lái)調(diào)整PLL的帶寬，實(shí)現(xiàn)帶寬可數(shù)字控制的PLL系統(tǒng)。

3 仿真結(jié)果

電荷泵電路采用SMIC 0.18 μm CMOSRF工藝庫(kù)設(shè)計(jì)，充放電電流為0.4 mA，基于Cadence SpectreRF仿真得到充放電電流隨輸出電壓變化的曲線如圖4所示，可以看到，輸出電壓在0.3~1.62 V內(nèi)，充放電電流最大失配率小于0.1%，電流絕對(duì)值偏移率小于0.6%。

圖4 電荷泵充放電電流匹配效果

在UP高電平比DN高電平多50 ns，CP接100 pF負(fù)載電容時(shí)仿真得到圖5所示電荷泵充電效果曲線。

圖5 電荷泵充電效果

在UP高電平比DN高電平少50 ns，CP接100 pF負(fù)載電容時(shí)仿真得到圖6所示電荷泵放電效果曲線。

從仿真效果曲線可以看出，電荷泵輸出電壓只在狀態(tài)1和狀態(tài)2時(shí)才發(fā)生改變，輸出電壓變化平穩(wěn)，無(wú)抖動(dòng)，在狀態(tài)3和狀態(tài)4時(shí)，輸出電壓保持不變。

4 結(jié) 語(yǔ)

提出一種新型的電荷泵結(jié)構(gòu)，電路采用軌到軌(rail-

圖6 電荷泵放電效果

to-rail)的運(yùn)算放大器來(lái)保證充電電流和放電電流的精確復(fù)制，采用SMIC 0.18 μm CMOSRF工藝設(shè)計(jì)的實(shí)際電路仿真結(jié)果表明，該結(jié)構(gòu)在很大的電壓范圍內(nèi)具有充放電電流精確匹配的特性，消除了傳統(tǒng)電荷泵存在的非理想特性，并且容易實(shí)現(xiàn)充放電電流的數(shù)字控制，從而實(shí)現(xiàn)PLL帶寬的數(shù)字控制，對(duì)PLL的設(shè)計(jì)具有實(shí)際意義。

參考文獻(xiàn)

［1］Behzad Razavi.模擬集成電路設(shè)計(jì)［M］.陳貴燦，譯.西安：西安交通大學(xué)出版社,2002.

［2］薛珂，馮軍.恒定、匹配的大電流輸出電荷泵電路［J］.上海交通大學(xué)學(xué)報(bào),2007,41(S2):5-8.

［3］Woogeun Rhee.Design of High-performance CMOS Charge Pumps in Phased-locked Loops［J］.IEEE Circuits and Systems,1999:545-548.

［4］Robert C Chang,Lung-chin Kuo.A New Low-voltage Charge-Pump Circuit for PLL ［J］.IEEE Circuits and Systems,2000:701-704.

［5］王烜，來(lái)金梅，孫承綬，等.用于高速PLL的CMOS電荷泵電路［J］.復(fù)旦大學(xué)學(xué)報(bào):自然科學(xué)版，2005，44(6)：930-933.

［6］謝長(zhǎng)焱，何怡剛.低電壓全擺幅恒跨導(dǎo)CMOS運(yùn)算放大器的設(shè)計(jì)［J］.吉首大學(xué)學(xué)報(bào)：自然科學(xué)版，2006，27(5)：45-48.

［7］嵇楚，葉凡，任俊彥，等.一種帶寬恒定跨導(dǎo)軌對(duì)軌運(yùn)算放大器的設(shè)計(jì)［J］.微電子學(xué)，2003，33(6):550-553.

［8］Phillip E Allen,Douglas R.Holberg.CMOS Analog Circuit Design［M］.Second Edition.USA:Oxford University Press,2003.

［9］胡錦，龍暉，易峰.一種高電流匹配精度電荷泵電路設(shè)計(jì)［J］.宇航計(jì)測(cè)技術(shù)，2007，27(2)：45-49.

［10］劉臻.高性能電荷泵電路設(shè)計(jì)［J］.微計(jì)算機(jī)信息，2007，23(2)：302-303.

作者簡(jiǎn)介 蔣宇俊 男，1985年出生，江西吉安人，碩士研究生。研究方向?yàn)槟M射頻集成電路設(shè)計(jì)。

陳東坡 男，1981年出生，講師，研究員。研究方向?yàn)槟M射頻集成電路設(shè)計(jì)。