馬 琪,譚 偉,呂炳

(杭州電子科技大學(xué)微電子CAD研究所,浙江杭州310018)

UHFRFID 閱讀器基帶處理發(fā)送端電路的設(shè)計(jì)

(杭州電子科技大學(xué)微電子CAD研究所,浙江杭州310018)

UHF RFID閱讀器基帶處理芯片包括發(fā)送端、接收端和主控嵌入式CPU核3部分。該文給出了發(fā)送端電路的設(shè)計(jì)結(jié)構(gòu),介紹了ASK調(diào)制、成型濾波器等各電路模塊的RTL設(shè)計(jì)。發(fā)送端電路的RTL仿真和FPGA原型驗(yàn)證結(jié)果表明,該設(shè)計(jì)能快速準(zhǔn)確地完成RFID基帶處理任務(wù)。

射頻標(biāo)簽閱讀器;基帶處理發(fā)送端;幅移鍵控調(diào)制;成型濾波器

0 引 言

UHF RFID閱讀器基帶處理芯片包括3部分：發(fā)送端、接收端和主控嵌入式CPU。CPU負(fù)責(zé)整個(gè)閱讀器和后臺(tái)系統(tǒng)的通信,對(duì)發(fā)送端和接收端進(jìn)行配置和監(jiān)控;發(fā)送端電路先數(shù)據(jù)進(jìn)行補(bǔ)綴校驗(yàn)碼、編碼、插入前導(dǎo)碼、調(diào)制等操作,然后將數(shù)據(jù)通過(guò)DAC和濾波器等傳輸?shù)缴漕l前端以進(jìn)行上變頻后由天線發(fā)射出去;接收端接收來(lái)自射頻前端下變頻并經(jīng)過(guò)ADC轉(zhuǎn)換后的數(shù)據(jù),進(jìn)行解調(diào)、解碼及有效數(shù)據(jù)提取,將數(shù)據(jù)發(fā)送到相關(guān)的寄存器或者存儲(chǔ)器以便CPU進(jìn)行處理[1]。本文介紹基于ISO/IEC18000-6C協(xié)議的發(fā)送端電路的設(shè)計(jì)。

1 發(fā)送端電路結(jié)構(gòu)

發(fā)送端電路的結(jié)構(gòu)如圖1所示。發(fā)送數(shù)據(jù)緩沖RAM接收CPU的數(shù)據(jù),根據(jù)發(fā)送指示和CPU配置的速率讀出數(shù)據(jù)。發(fā)送時(shí),根據(jù)CPU下發(fā)的不同數(shù)據(jù)類型,計(jì)算不同的CRC校驗(yàn)字并在發(fā)送數(shù)據(jù)流中插入,經(jīng)PIE編碼,插入前導(dǎo)碼或者同步碼后,送給ASK調(diào)制模塊根據(jù)CPU配置的調(diào)制方式調(diào)制成IQ基帶信號(hào)(同相和正交,16比特?cái)?shù)據(jù)),經(jīng)成型濾波器輸出給DAC,同時(shí)還輸出時(shí)鐘信號(hào)提供給DAC。

2 發(fā)送端電路各模塊的設(shè)計(jì)

2.1 CRC校驗(yàn)?zāi)K

CRC校驗(yàn)?zāi)K的主要功能是對(duì)待發(fā)送數(shù)據(jù)進(jìn)行CRC5和CRC16校驗(yàn)碼計(jì)算,得出校驗(yàn)碼,把待發(fā)送數(shù)據(jù)和校驗(yàn)碼排序后一起送至PIE編碼模塊。輸出的序列是待發(fā)送數(shù)據(jù)加上CRC校驗(yàn)碼。EPC Global Class1Genation2協(xié)議規(guī)定CRC5和CRC16的生成多項(xiàng)式分別為：g(x)=x5+x3+1,g(x)=x16x15x5+1。協(xié)議還規(guī)定,只有“Query”命令采用CRC5校驗(yàn),其他的CRC校驗(yàn)都采用CRC16。

設(shè)計(jì)中采用了串行輸入的方式,輸入的數(shù)據(jù)被寄存并參與運(yùn)算,經(jīng)過(guò)16或者5個(gè)時(shí)間單位后,該數(shù)據(jù)被溢出;但計(jì)算的中間值一直被另一組寄存器寄存,當(dāng)最后一個(gè)有效數(shù)據(jù)輸入完畢,經(jīng)過(guò)1個(gè)時(shí)間單位,寄存著中間值的寄存器中的數(shù)據(jù)就是CRC的校驗(yàn)碼。

圖1 發(fā)送端電路的設(shè)計(jì)結(jié)構(gòu)框圖

2.2 PIE編碼模塊

脈沖寬度碥碼模塊負(fù)責(zé)將待發(fā)送數(shù)據(jù)和CRC校驗(yàn)碼組成的二進(jìn)制碼編碼成固定時(shí)間長(zhǎng)度的PIE字符。脈沖寬度編碼時(shí)一種線路碼,由協(xié)議定義[2]。

設(shè)計(jì)中用計(jì)數(shù)器來(lái)產(chǎn)生波形,計(jì)數(shù)器采用16MHz時(shí)鐘(周期0.062 5μs),即波形產(chǎn)生精度是0.062 5μs;由相關(guān)參數(shù)確定了脈沖寬度編碼字符長(zhǎng)度后,可計(jì)算出波形翻轉(zhuǎn)處對(duì)應(yīng)的計(jì)數(shù)器值,根據(jù)輸入的二進(jìn)制是“0”還是“1”,對(duì)計(jì)數(shù)器計(jì)數(shù)過(guò)程進(jìn)行判斷,輸出相應(yīng)電平。

2.3 前導(dǎo)碼/幀同步碼模塊

前導(dǎo)碼/幀同步碼模塊負(fù)責(zé)根據(jù)CPU的指示,在PIE編碼數(shù)據(jù)流前插入?yún)f(xié)議規(guī)定長(zhǎng)度、固定波形的前導(dǎo)碼或者幀同步碼。

根據(jù)PIE編碼相關(guān)參數(shù)的不同定義值,共有108種前導(dǎo)碼與幀同步碼。設(shè)計(jì)中同樣采用計(jì)數(shù)法來(lái)產(chǎn)生波形(16MHz時(shí)鐘,波形產(chǎn)生精度0.062 5μs),按照相關(guān)波形時(shí)間的要求以及相關(guān)的參數(shù),可以計(jì)算出波形翻轉(zhuǎn)時(shí)的計(jì)數(shù)值。

2.4 ASK調(diào)制模塊

ASK調(diào)制模塊控制并實(shí)現(xiàn)雙邊帶ASK,反相ASK和單邊帶ASK調(diào)制3種調(diào)制方式,其設(shè)計(jì)結(jié)構(gòu)如圖2所示,

ASK調(diào)制模塊由PR-ASK子模塊完成DSB-ASK和PR-ASK,SSB-WEAVER子模塊完成SSBASK。輸入i_ask_conf信號(hào)控制選擇其中一種ASK調(diào)制方式,i_data為串行輸入數(shù)據(jù),o_data_i、o_data_q為輸出數(shù)據(jù)的I、Q分量(16 bits)。

PR-ASK是DSB-ASK的改進(jìn)調(diào)制方式。其調(diào)制波形是ASK基帶數(shù)據(jù)在上升沿觸發(fā)翻轉(zhuǎn)之后處理成雙極性碼而形成的,其余的處理與DSB-ASK完全相同。因此,設(shè)計(jì)時(shí)需要對(duì)待調(diào)制的數(shù)據(jù)進(jìn)行一次PR變換。實(shí)現(xiàn)PR變換時(shí),對(duì)輸入的二進(jìn)制數(shù)據(jù)進(jìn)行檢測(cè),如果檢測(cè)到上升沿,則波形在原來(lái)的值的基礎(chǔ)上取反,變換成雙極性信號(hào)即可。

SSB-ASK屬于幅度調(diào)制中的一類,只利用一個(gè)邊帶進(jìn)行通信,從而提高信道的利用率,避免不必要的功率發(fā)射。未上變頻前的Weaver法實(shí)現(xiàn)SSB調(diào)制方案[3]主要由3部分來(lái)實(shí)現(xiàn)：一對(duì)正交預(yù)載波產(chǎn)生單元(DDS)、乘法器、低通濾波器。

圖2 ASK調(diào)制模塊設(shè)計(jì)結(jié)構(gòu)

2.5 成型濾波器模塊

由于數(shù)字基帶信號(hào)是矩形波,含有豐富的頻譜分量,不能滿足實(shí)際信道頻帶有限的要求。成型濾波器模塊負(fù)責(zé)對(duì)數(shù)據(jù)信號(hào)進(jìn)行適當(dāng)?shù)牟ㄐ巫儞Q,實(shí)現(xiàn)射頻前端上變頻的要求[4]。

設(shè)計(jì)中采用FIR平方根升余弦滾降濾波器來(lái)實(shí)現(xiàn)成型濾波器。成型濾波器輸入/輸出是均并行16bits數(shù)據(jù),系數(shù)表寄存的濾波器系數(shù)也是16位數(shù)據(jù)。設(shè)計(jì)中濾波器系數(shù)表用寄存器陣列存儲(chǔ),由于系數(shù)對(duì)稱陣列采用對(duì)稱結(jié)構(gòu);設(shè)計(jì)中復(fù)用乘加單元MAC,每個(gè)MAC_CLK只能計(jì)算一組數(shù)據(jù)(16位),為此采用兩個(gè)計(jì)數(shù)器子模塊對(duì)乘累加流程進(jìn)行控制。

2.6 發(fā)送端控制模塊

由于發(fā)送端的數(shù)據(jù)流是單向流動(dòng),所以發(fā)送端控制模塊對(duì)各個(gè)模塊的控制主要集中在CRC-PIE的同步,以及前導(dǎo)碼/幀同步碼的插入。圖1中,在進(jìn)行CRC計(jì)算之前,發(fā)送端控制模塊控制前導(dǎo)碼/幀同步碼模塊根據(jù)CPU的配置,產(chǎn)生前導(dǎo)碼或幀同步碼;在前導(dǎo)碼/幀同步碼產(chǎn)生結(jié)束之前,前導(dǎo)碼/幀同步碼模塊反饋一個(gè)信號(hào),通知CRC-PIE同步控制模塊控制CRC計(jì)算模塊和PIE編碼模塊從緩存中讀取待發(fā)送數(shù)據(jù),進(jìn)行CRC計(jì)算和PIE編碼。

EPCC-1G-2協(xié)議中,CRC計(jì)算模塊是串行模式,所以CRC-PIE的同步控制要考慮時(shí)序的同步。本設(shè)計(jì)利用CRC計(jì)算模塊和PIE編碼模塊的反饋消息來(lái)控制時(shí)序。

3 驗(yàn)證結(jié)果

本設(shè)計(jì)采用Verilog實(shí)現(xiàn),采用Cadence Verilog-XL進(jìn)行RTL仿真,某testcase為例的仿真結(jié)果波形圖如圖3所示,該testcase具體為：待發(fā)送數(shù)據(jù)為7bit長(zhǎng)度二進(jìn)制數(shù)據(jù)“1010010”、CRC5校驗(yàn)、PIE碼Tari=6.25μs/PW=0.5Tari、插入前導(dǎo)碼、DSB-ASK調(diào)制。

圖3 某testcase下的發(fā)送端的RTL仿真截圖

圖3中,INPUT DATA表示的是要發(fā)送的數(shù)據(jù)及數(shù)據(jù)有效信號(hào),CRC反映了CRC校驗(yàn)?zāi)K輸出的CRC校驗(yàn)碼,PRE_FRAM_SYNC反映了輸出的前導(dǎo)碼,PIE反映了待發(fā)送的數(shù)據(jù)及其CRC校驗(yàn)碼經(jīng)過(guò)PIE編碼之后的信號(hào),AFTER_PRE_FRAM_SYNC表示的是待發(fā)送數(shù)據(jù)經(jīng)過(guò)插入CRC校驗(yàn)碼、PIE編碼、插入前導(dǎo)碼之后的信號(hào),AFTER_SHAPING_FILTER表示的是經(jīng)過(guò)DSB-ASK調(diào)制并經(jīng)過(guò)成型濾波器濾波之后的信號(hào)?？梢钥闯?在該testcase下,發(fā)送端的功能仿真是成功的。

本文還設(shè)計(jì)了基于Altera FPGA的系統(tǒng)實(shí)驗(yàn)板,對(duì)RTL設(shè)計(jì)進(jìn)行了FPGA原型驗(yàn)證,借助Altera集成到Quartus II中的Signaltap II嵌入式邏輯分析儀,通過(guò)觀測(cè)分析發(fā)送端電路的輸出數(shù)據(jù)。經(jīng)過(guò)CRC校驗(yàn)、PIE編碼、插入前導(dǎo)碼后的基帶信號(hào),經(jīng)過(guò)DSB-ASK調(diào)制并經(jīng)過(guò)成型濾波器后輸出的基帶信號(hào)均符合協(xié)議標(biāo)準(zhǔn)要求。

4 結(jié)束語(yǔ)

本文詳細(xì)介紹了UHF閱讀器基帶處理電路發(fā)送端的硬件設(shè)計(jì),包括CRC校驗(yàn)?zāi)K、PIE編碼模塊、前導(dǎo)碼和幀同步碼模塊、ASK調(diào)制模塊、成型濾波器模塊、CRC-PIE同步控制模塊等,并介紹了發(fā)送端電路的RTL仿真和FPGA原型驗(yàn)證結(jié)果。

[1]ISO/IEC.18000-6C.Radio frequency identification for item management-Part6：Parameters for air interface communications at860MHz to960MHz,final draft[S].May 2004.

[2]曹志剛,錢亞生.現(xiàn)代通信原理[M].清華大學(xué)出版社.2004：90-92.

[3]鄭元吉,鐘曉玲,郭勇.數(shù)字化維弗法調(diào)制在電力載波中的應(yīng)用[J],電測(cè)與儀表,2005,42(7)：34-35..

[4]Leno W.Couch著,羅新民,任品毅,田琛等譯.數(shù)字與模擬通信系統(tǒng)(第六版)[M].電子工業(yè)出版社.2002：193-194.

Transmitter Circuit Design for UHF RFID Reader’s Baseband Processor MA Qi,TANWei,LV Bing-yun

(ICCAD Research Center,Hangzhou Dianzi University,Hangzhou Zhejiang310037,China)

UHFRFID reader’s baseband processor includes transmitter,receiver and CPU controller.This paper gives out the design architecture of transm itter circuit,introduces the RTL design and implementation of all circuits module such as ASKmodulator and shaping filter,and discusses its RTL simulation and FPGA prototyping verification.

UHFRFID reader;transmitter circuit of baseband processing;ASKmodulator;shaping filter

TP332

A

1001-9146(2010)05-0013-04

2010-07-20

馬琪(1968-),男,浙江紹興人,研究員,集成電路設(shè)計(jì).