半導(dǎo)體級別故障預(yù)測與健康管理

王浩 ，羅宏偉 ，陳媛

（1.廣東工業(yè)大學(xué) 材料與能源學(xué)院，廣東 廣州 510006；2.工業(yè)和信息化部電子第五研究所，廣東 廣州 510610；3.電子元器件可靠性物理及其應(yīng)用技術(shù)國家級重點(diǎn)實(shí)驗(yàn)室，廣東 廣州 510610）

1 引言

20世紀(jì)70年代，為了解決航天飛行器的可靠性問題，美國噴氣動(dòng)力實(shí)驗(yàn)室提出了故障預(yù)測與健康管理 (PHM：Prognostics and Health Management)，其基本思想是通過給裝備或系統(tǒng)增加失效先兆監(jiān)測單元或傳感器，實(shí)時(shí)監(jiān)測系統(tǒng)狀態(tài)，并通過數(shù)據(jù)分析和推理，預(yù)報(bào)產(chǎn)品剩余壽命，及時(shí)做出維修決策[1]。隨著電子技術(shù)的迅速發(fā)展，絕大多數(shù)系統(tǒng)中的控制功能都使用電子產(chǎn)品來完成，因而隨之展開了有關(guān)電子產(chǎn)品的PHM。相對于機(jī)械系統(tǒng)，電子產(chǎn)品的退化更難監(jiān)測，原因是大多數(shù)電子產(chǎn)品中的故障通常是微米級甚至納米級的且結(jié)構(gòu)復(fù)雜[2]。

集成電路是組成電子產(chǎn)品的核心單元，隨著特征尺寸按比例縮減，其在規(guī)定時(shí)間內(nèi)，規(guī)定條件下完成規(guī)定功能的概率，即可靠性，就顯得越來越重要。因此，對其進(jìn)行PHM就顯得相當(dāng)重要。相對于電路板級別或系統(tǒng)級別的PHM，半導(dǎo)體級別的PHM更容易實(shí)現(xiàn)。半導(dǎo)體級別的失效位置、失效模式和失效機(jī)理如表1所示。

表1 半導(dǎo)體級別產(chǎn)品的潛在失效 [3]

2 主要研究方法

目前實(shí)施半導(dǎo)體級別的PHM主要有兩種方法：預(yù)兆單元法和失效先兆監(jiān)測推理法。

2.1 預(yù)兆單元法

即在電路中增加易損單元，使其先于主單元失效而提供預(yù)警，達(dá)到保證主單元安全的目的。其中的易損單元被稱為預(yù)兆單元或預(yù)校準(zhǔn)單元，因?yàn)檫@些預(yù)兆單元的失效時(shí)間都相對于主單元的失效時(shí)間進(jìn)行了預(yù)校準(zhǔn)。由于工作應(yīng)力相同，所以主單元和預(yù)校準(zhǔn)單元的損傷速率也應(yīng)該相同。我們可以通過按比例對預(yù)兆單元增加應(yīng)力，即相對于主單元加速預(yù)兆單元失效。按比例增加應(yīng)力可以通過控制預(yù)兆單元中的電流密度來實(shí)現(xiàn)。增大預(yù)兆單元上的電壓或減小電流通過的橫截面積都能夠增加電流密度。大的電流密度會(huì)導(dǎo)致單元內(nèi)部熱運(yùn)動(dòng)的加劇，使預(yù)兆單元產(chǎn)生更大的應(yīng)力，因此，當(dāng)大的電流密度通過預(yù)兆單元時(shí)，它就會(huì)比主單元更加快速地失效。圖1[4]給我們展示了主單元和預(yù)兆單元的失效分布。在同樣的環(huán)境和工作負(fù)載情況下，預(yù)兆單元更快地進(jìn)入耗損區(qū)，表明主單元即將到來的失效。預(yù)兆單元被預(yù)校準(zhǔn)到能提供足夠的預(yù)測故障距離，有充足的時(shí)間來進(jìn)行維護(hù)和更換。預(yù)測故障點(diǎn)可以提前，因此可以提供多個(gè)故障觸發(fā)點(diǎn)。

圖1 主單元和預(yù)兆單元的失效分布

2002年，馬里蘭大學(xué)CALCE電子產(chǎn)品與系統(tǒng)中心的Mishra和Pecht[5]等人在實(shí)際電路中的同一塊芯片上使用預(yù)校準(zhǔn)單元成功地實(shí)施了半導(dǎo)體級別的PHM。隨后美國Ridgetop集團(tuán)將該方法商業(yè)化，使之能夠在即將到來的器件失效之前發(fā)出預(yù)警。目前，這些預(yù)兆單元已經(jīng)成功地應(yīng)用在0.35、0.25和 0.18 μm CMOS工藝上。

2005年西安電子科技大學(xué)莊奕琪[6]等在0.18 μm CMOS工藝下設(shè)計(jì)MOSFET TDDB預(yù)兆單元，使其處于過應(yīng)力條件下而加速退化，在主MOSFET之前發(fā)生柵介質(zhì)擊穿，成功地實(shí)現(xiàn)了對MOSFET TDDB的預(yù)報(bào)。2007年西安電子科技大學(xué)寬禁帶半導(dǎo)體材料與器件教育部重點(diǎn)實(shí)驗(yàn)室碩士研究生趙俊暉[7]等在0.18 μm CMOS混合信號工藝下成功地設(shè)計(jì)了熱載流子預(yù)兆單元,通過對環(huán)形振蕩器振蕩頻率熱載流子退化的分析，在主電路因熱載流子而發(fā)生失效之前，提前發(fā)生失效預(yù)警。目前，預(yù)兆單元法主要應(yīng)用于以下半導(dǎo)體失效機(jī)理：與時(shí)間有關(guān)的電介質(zhì)擊穿、熱載流子效應(yīng)和電遷移。

2.1.1 與時(shí)間有關(guān)的電介質(zhì)擊穿（TDDB：Time Dependent Dielectric Breakdown）

TDDB，就是施加的電場低于柵氧化層的本征擊穿場強(qiáng)，并未引起本征擊穿，但經(jīng)歷過一段時(shí)間后仍發(fā)生了擊穿。這是由于施加電應(yīng)力過程中，柵氧化層內(nèi)產(chǎn)生并積聚了陷阱的緣故[8]。

研究中納入對象為我院2007年1月-20110年12月接收的足月妊娠臨產(chǎn)胎兒窘迫孕婦80例,納入孕婦病情均經(jīng)臨床病理學(xué)證實(shí),排除了合并重大疾病及過敏體質(zhì)、凝血障礙與經(jīng)產(chǎn)婦,將其根據(jù)入院單雙順序均分組為:對照組中孕婦年齡為23-38歲、均值為(28.59±2.18)歲,妊娠時(shí)間為38-42周、均值為(40.17±0.52)周;觀察組中孕婦年齡為24-40歲、均值為(28.70±2.03)歲,妊娠時(shí)間為38-41周、均值為(40.04±0.17)周。兩組孕婦各項(xiàng)基礎(chǔ)數(shù)據(jù)比較不存在差異,P>0.05。本次研究內(nèi)容均經(jīng),孕婦及其家屬均對本次研究內(nèi)容知曉,并簽署了知情同意書。

失效典型地發(fā)生在氧化層中的缺陷位置，這些缺陷是由一些惡劣的工藝或不均勻的氧化生長產(chǎn)生的。TDDB的特點(diǎn)是在MOS電容的電介質(zhì)中發(fā)生突然的、經(jīng)常是永久的直流導(dǎo)通。在使用過程中，施加的電壓和電流會(huì)產(chǎn)生缺陷和電荷陷阱，并在襯底氧化物中和每個(gè)接觸面處累積。隨著時(shí)間的延長，累積電荷將缺陷和陷阱達(dá)到一定的水平，它能夠產(chǎn)生足夠高的局部電場和電流，導(dǎo)致局部區(qū)域的熱激發(fā)和熔化。

目前，對于這種失效機(jī)理的薄氧化層效應(yīng)仍然正在研究中，研究表明，在氧化層生長（只有幾層）過程中的高水平工藝控制能夠?qū)⑷毕萁档偷揭粋€(gè)很低的水平，因此能夠降低潛在的失效點(diǎn)。研究還表明，在薄氧化層中，電介質(zhì)失效是一個(gè)軟誤差，只要沒有達(dá)到TDDB，就可以恢復(fù)。

2.1.2 熱載流子效應(yīng)

所謂熱載流子是指其能量比費(fèi)米能級大幾個(gè)kT以上的載流子。這些載流子與晶格不處于熱平衡狀態(tài)，當(dāng)其能量達(dá)到或超過Si-SiO2界面勢壘時(shí)（對電子注入為 3.2 eV，對空穴注入為 4.5 eV）便會(huì)注入到氧化層中，產(chǎn)生界面態(tài)、氧化層陷阱或被陷阱所俘獲，使氧化層電荷增加或波動(dòng)不穩(wěn)，這就是熱載流子效應(yīng)[8]。

隨著半導(dǎo)體特征尺寸的縮減，其電源電壓并沒有按比例縮減，導(dǎo)致器件內(nèi)部的電場強(qiáng)度增加，這在MOSFET中特別突出。流進(jìn)強(qiáng)電場區(qū)的載流子被加速，獲得了足夠的能量，其中的一些就變成了熱載流子，這就意味著它有足夠的能量能夠克服Si襯底和柵氧化層薄膜之間的電勢差，能夠?qū)е滤械陌雽?dǎo)體性能的惡化，并最終導(dǎo)致失效。

高能量的熱載流子能夠引起MOS器件的一系列效應(yīng)，包括漏極區(qū)域的撞擊電離和雪崩擊穿，導(dǎo)致不斷增加的漏極電流和襯底電流。將熱載流子注入到柵氧化層也會(huì)引起柵電流，這些電流就是熱載流子效應(yīng)發(fā)生的指示器。隨著時(shí)間的累積，氧化層累積的電荷能夠改變閾值電壓和器件跨導(dǎo)，當(dāng)這兩個(gè)參數(shù)變化超過一定的限值，器件就失效了。熱載流子效應(yīng)通過釋放陷阱電荷能夠被改變。閾值電壓的變化能夠引起數(shù)字電路延遲誤差，但是通常這些誤差難以進(jìn)行定位。

2.1.3 電遷移

式中：Adc——與線寬有關(guān)的一個(gè)常數(shù)；

J——流過的電流密度A/cm2；

m——1～3的常數(shù)；

Ea——激活能；

T——金屬條溫度（K）；

k——波爾茲曼常數(shù)8.62×10-5（eV/K）。

從公式可以看出，隨著電流密度或溫度的升高，就會(huì)導(dǎo)致電遷移壽命的減小[8]。

現(xiàn)在半導(dǎo)體行業(yè)已經(jīng)廣泛地使用銅互連導(dǎo)線代替鋁，因?yàn)殂~發(fā)生電遷移的閾值電壓比鋁發(fā)生電遷移的閾值電壓要大。

2.2 失效先兆監(jiān)測推理法

該方法根據(jù)電路的某些失效先兆信息，如性能參數(shù)漂移等，對其監(jiān)測并推理，繼而做出失效預(yù)報(bào)。失效先兆指失效癥狀出現(xiàn)前的異常信號，通常是失效發(fā)生前可測的變化，如輸出電壓、電流的變化。通過建立被測信號變化與隨后發(fā)生的失效之間的因果關(guān)系就可以建立推理算法，進(jìn)而在對監(jiān)測所得數(shù)據(jù)分析的基礎(chǔ)上進(jìn)行診斷和故障預(yù)測。該方法首先是要確定監(jiān)測參數(shù)，該參數(shù)應(yīng)該是能表征電路可靠性的關(guān)鍵參數(shù)，對任務(wù)的完成至關(guān)重要。被控參數(shù)可以根據(jù)相似產(chǎn)品的以往經(jīng)驗(yàn)或現(xiàn)場失效數(shù)據(jù)和質(zhì)量鑒定來確定，也可采用較為系統(tǒng)化的方法——失效模式、機(jī)理及危害性分析 (FMMEA：Failure Mode Mechanisms and Effect Analysis)來確定[10]。FMMEA應(yīng)該包括以下內(nèi)容：1)電路易損單元及其失效率列表；2)各易損單元的失效模式與失效機(jī)理、失效物理模型；3)各易損單元的失效表征參量及發(fā)生失效前的先兆；4)電路發(fā)生嚴(yán)重故障前的跡象；5)用于失效預(yù)測的狀態(tài)參量；6)探測器件失效前的專用監(jiān)控單元及其位置。FMMEA分析是建立失效物理模型和失效先兆推理模型，完成PHM實(shí)時(shí)狀態(tài)監(jiān)控和殘余壽命預(yù)報(bào)的基礎(chǔ)。

1999年，Pecht[11]等人研究并通過實(shí)驗(yàn)驗(yàn)證了電源電流異常是CMOS集成電路性能異常的征兆之一，如表2所示。這種方法通過探測缺陷電路和正常電路的電流差值推理來診斷故障。電源電流分兩種：靜態(tài)電流和動(dòng)態(tài)電流。靜態(tài)電流是CMOS電路靜態(tài)工作時(shí)獲得的漏電流，動(dòng)態(tài)電流是在加載輸入之后周期轉(zhuǎn)換過程中電路產(chǎn)生的電流。靜態(tài)電流能夠探測到橋接、開路和寄生晶體管等缺陷。溫度、輻照和電壓等工作和環(huán)境應(yīng)力能夠快速退化未探測到的故障，導(dǎo)致漏電流的增加?，F(xiàn)在有關(guān)動(dòng)態(tài)電流的文獻(xiàn)幾乎沒有。

表2 半導(dǎo)體級別失效先兆

Smith and Campbell[12]發(fā)明了靜態(tài)電流探測器（QCM： Quiescent Current Monitor），它能夠?qū)崟r(shí)探測到工作中增加的靜態(tài)電流。QCM通過實(shí)時(shí)測量系統(tǒng)時(shí)鐘信號電平轉(zhuǎn)換時(shí)的漏電流，盡可能多地獲得集成電路故障分布情況。Pecuh[13]與Xue和Walker[14]提出了一種CMOS器件低功率內(nèi)置電流探測器的測試方法。在Pecuh的研究中，通過電流探測器測試一系列反相器來模擬開路和短路故障。兩種故障都被成功地探測到，如果忽略測試條件對電路性能的影響，電流探測器的工作速度能夠達(dá)到100 MHz。Xue和 Walker研發(fā)的電流傳感器能夠探測到的最小靜態(tài)電流為10 pA。Kanniche和Mamat-Ibrahim[15]發(fā)明了一種算法，它能夠?qū)γ}沖寬度調(diào)制電壓源反相器的健康狀況進(jìn)行監(jiān)控。也就是說，這種算法能夠探測到并識(shí)別晶體管開路故障和電子驅(qū)動(dòng)中發(fā)生的間歇性故障，其基礎(chǔ)是離散小波變換（DWT：Discrete Wavelet Transform）和模糊邏輯 (FL：Fuzzy Logic)。

失效先兆推理法可以應(yīng)用于電子產(chǎn)品故障預(yù)測的各個(gè)級別。在一些情況下，電路被看作是一個(gè)黑匣子，也就是說，沒有必要知道產(chǎn)品內(nèi)部具體發(fā)生的情況。根據(jù)輸出信號單元所收集的數(shù)據(jù)，應(yīng)用算法或經(jīng)驗(yàn)來確定失效先兆。這個(gè)方法的優(yōu)點(diǎn)是沒有必要知道失效機(jī)理和失效模式。但是，缺點(diǎn)是在實(shí)施故障預(yù)測前，需要采集大量的數(shù)據(jù)來訓(xùn)練算法或者獲得失效先兆預(yù)測方程。

3 面臨的挑戰(zhàn)

雖然半導(dǎo)體級別PHM實(shí)施起來相對容易，但是仍然處于初步發(fā)展過程階段，許多相關(guān)技術(shù)還遠(yuǎn)未成熟，面臨著許多挑戰(zhàn)：

1）半導(dǎo)體器件的退化和失效過程是一種微觀物理-化學(xué)過程，使用中很難做內(nèi)部檢測；

2）VLSI的集成度越來越高，其內(nèi)部電路的監(jiān)測難度也越來越高，技術(shù)越來越復(fù)雜；

3）電子器件的故障多具突發(fā)性，缺陷或損傷發(fā)展為故障往往呈雪崩形式，很難預(yù)測；

4）由于殘余使用壽命預(yù)測中的不確定性，導(dǎo)致故障預(yù)測過早會(huì)成為虛警，預(yù)測過遲則無意義，從而不能有效地預(yù)防故障，避免事故；

5）對PHM技術(shù)投資回報(bào)率的評估，盡管近年來在基礎(chǔ)PHM技術(shù)與方法上取得了巨大的進(jìn)步，但是將科學(xué)研發(fā)成果轉(zhuǎn)化為實(shí)際應(yīng)用的案例還不多見（即使進(jìn)行商業(yè)化了，也很難量化PHM技術(shù)帶來的利益）。

4 結(jié)束語

PHM技術(shù)目前被廣泛地視為一種高效的可靠性預(yù)測解決方案。相對于成熟的機(jī)械系統(tǒng)PHM，半導(dǎo)體級別PHM，甚至電子產(chǎn)品PHM尚未成熟，且同國外相關(guān)科研機(jī)構(gòu)相比還有一定的差距。希望更多的資金和科研人員投入到該領(lǐng)域及相關(guān)技術(shù)領(lǐng)域，在提高集成電路可靠性的同時(shí)降低其成本。

[1]杜磊，莊奕琪，包軍林.PHM與混合電路的發(fā)展機(jī)遇[J].混合微電子技術(shù)，2009,20：39-46.

[2]孔學(xué)東，陸裕東，恩云飛.電子產(chǎn)品PHM及其關(guān)鍵技術(shù)[J].中國質(zhì)量，2010,（3）： 15-18.

[3]GU J,VICHARE N,TRACY T,et al.Prognostics implementation methods for electronics[C]//Reliability and Maintainability Symposium.Orlando,2007：101-106.

[4]VICHARE N M,PECHE M G.Prognostics and health management of electronics[J].IEEE Transaction on Components and Packaging Technologies,2006,29：222-229.

[5]MISHRA S,PECHT M.In-situ sensors for product reliability monitoring[C]//Design,Test,Inte-gration and Packaging of MEMS/MOEMS.France,2002,4755：10-19.

[6]LV Y B,ZHUANG Y Q，LI X M,et al.A time dependent dielectric breakdown (TDDB)prognostic monitor[C]//20068th International Conference on Solid State and Integrated Circuit Technology.Shang-hai，2007： 1174-1176.

[7]趙俊暉，莊奕琪，李小明.一種VLSI熱載流子退化的嵌入式實(shí)時(shí)預(yù)測方法[J].微電子學(xué),2007,37：180-184.

[8]史寶華，賈新章，張德勝.微電子器件可靠性[M].西安：西安電子科技大學(xué)出版社，1999：26-42.

[9]HAU-RIEGE C S.An introduction to Cu electromi-gration[C]//Microelectronics Reliability,2004：195-205.

[10]張婧婧，杜磊，包軍林.電子元器件與系統(tǒng)可靠性保障的PHM方法[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2009,27（2）：17-23.

[11]PECHT M G,RADOJCIC R,RAO G.Guidebook for managing silicon chip reliability[M] .Boca Raton,FL：CRC,1998.

[12]SMITH P A,CAMPBELL D V.Practical implementation of BICS for safety-critical applications[C]// IEEE International Workshop Current Defect Based Testing.Montreal,2000： 51-56.

[13]PECUH I,MARGALA M,STOPJAKOVA V.1.5 Volts iddq/iddt current monitors[C]//IEEE Canadian Conference on Electrical and Computer Engineering.Edmonton，1999：472-476.

[14]XUE B,WALKER D M H.Built-in current sensor for IDDQ test[C]//IEEE International Workshop on Defect Based Testing.Napa Valley，2004： 3-9.

[15]KANNICHE M S,MAMAT-IBRAHIM M R.Wavelet based fuzzy algorithm for condition monitoring of voltage source inverters[J].Electronics Letter,2004,40： 267-168.