何蘇勤，劉 靜，邢藏菊

（北京化工大學 DSP與嵌入式系統(tǒng)研究室，北京 100029）

H.264作為新一代多媒體視頻編碼標準，采用了許多先進的技術，在編碼效率和性能大幅度提高的同時，增加了抗誤碼及網(wǎng)絡自適應等功能，廣泛地應用于視頻電話、移動視頻和流媒體等場合[1]。傳統(tǒng)上進行音視頻開發(fā)一般使用視頻編解碼ASIC芯片的方法，但是這種方法開發(fā)周期長、適應性差，而近年出現(xiàn)的高性能DSP（數(shù)字信號處理器）就很好的解決了這些問題且產品性能更穩(wěn)定，所以筆者采用TI公司專門推出的高性能DSP平臺TMS320DM6437（簡稱DM6437）數(shù)字媒體處理器來實現(xiàn)H.264視頻編碼器[2]。X264是一款支持H.264標準的開源編碼器代碼，是由網(wǎng)上自由組織聯(lián)合開發(fā)，注重實用，與另外兩種開源代碼JM和T264相比，在不明顯降低圖像質量的基礎上，大大降低了計算復雜度，廣泛應用于視頻壓縮和格式轉換領域，因此本文選擇開發(fā)源代碼X264（20081113 版）進行研究。

基于DM6437平臺實現(xiàn)H.264編碼器，需要通過改進算法或者重新進行資源配置，以滿足應用環(huán)境的要求。筆者重點研究了H.264編碼器在以TMS320DM6437為目標的CCS平臺上的移植和優(yōu)化工作，包括C語言級的優(yōu)化、算法優(yōu)化、整數(shù)DCT變換和量化的線性匯編編寫以及匯編級優(yōu)化等。

1 H.264視頻編碼器的構建

1.1 X264編碼器到DM6437的移植

X264編碼器支持H.264的基本檔次以及主要檔次的某些功能選項和功能模塊，代碼尺寸非常龐大，視頻編碼速度相當慢。在對X264源碼研究過程中，發(fā)現(xiàn)在視頻編碼質量下降不是很明顯的情況下，可以將一些功能模塊刪除，以減小代碼尺寸，加快編碼速度。此項工作在文獻[3-4]中均有詳細講解，讀者可根據(jù)實際情況進行調整應用。筆者利用TI公司提供的CCS3.3 （Code Composer Studio）平臺，將裁剪后的X264模型移植到DM6437平臺上。

1.2 視頻采集

DM6437數(shù)字媒體處理器中的視頻處理前端 （VPFE）具有視頻采集功能，可以將CCD攝像頭采集的RGB圖像轉換為符合BT.656規(guī)范的YUV4:2:2圖像[5]。采集完的視頻數(shù)據(jù)在內存中的數(shù)據(jù)結構如圖1所示。

在進行H.264視頻編碼時，必須調整原始視頻的數(shù)據(jù)結構。如果對D1格式的視頻進行編碼，Y分量數(shù)據(jù)不變，U分量和V分量數(shù)據(jù)做垂直方向的2:1亞采樣，轉換成360×288的分辨率；如果對cif格式的視頻進行編碼，需要對Y分量進行水平和垂直方向的2:1亞采樣，轉換成352×288分辨率，同時對U分量和V分量進行水平方向的2:1亞采樣和垂直方向上的4:1亞采樣，轉換成176×144的分辨率。圖2為經(jīng)過調整后的Y、U、V各分量的數(shù)據(jù)結構。

圖1 DM6437的VPFE所采集視頻數(shù)據(jù)的數(shù)據(jù)結構Fig.1 Data structure of captured video data in DM6437

圖2 調整后視頻數(shù)據(jù)的數(shù)據(jù)結構Fig.2 Data structure after adjustment

1.3 LCD回放

DM6437視頻處理子系統(tǒng)中的視頻處理后端 （VPBE）[6]負責將符合BT.656規(guī)范的YUV4:2:2數(shù)據(jù)轉換成RGB數(shù)據(jù)，因此可以與LCD顯示器進行無縫連接。在攝像頭采集和H.264編碼工作完成以后，本文提出LCD回放模塊，進行重建圖像回放，便于觀察效果?；贒M6437實時視頻采集的H.264視頻編碼器系統(tǒng)框圖如圖3所示。

圖3 系統(tǒng)框架示意圖Fig.3 System framework schemes

2 H.264編碼器在DM6437上的優(yōu)化

剛構建好的基于DM6437的H.264編碼器很慢，難以滿足視頻監(jiān)控需求，必須對其進行優(yōu)化，提高處理性能。對H.264編碼程序主要從系統(tǒng)優(yōu)化、算法優(yōu)化和匯編優(yōu)化3個方面進行。

2.1 系統(tǒng)優(yōu)化

系統(tǒng)優(yōu)化主要是對CCS提供的各種編譯參數(shù)進行選擇、搭配、調整。主要從以下幾個方面進行優(yōu)化[7]：1）編譯器的優(yōu)化。首先設定合適的編譯選項，控制編譯器生成更高效、代碼尺寸更小的匯編代碼。文中設計的H.264編碼器所用到的編譯選項包括：-pm，-op2，-o3，-mt，-mh，-k 等。 2）DSP/BIOS 的配置。在DM6437的開發(fā)中，Cache和EDMA等功能的應用已不能單純通過在程序中調用相關API來實現(xiàn)，必須在有DSP/BIOS進行管理的條件下才能正常工作，此時就涉及到存儲空間的合理配置，為了最大化DM6437的存儲性能，本文通過進行多次配置后編碼器工作性能的比較，將LIP配置為32 kB的L1PCache，將L1D配置為32 kB的L1DCaehe和48kB的L1DSRAM，將L2配置為64 kB的L2Cache和64 kB的L2SRAM。在DM6437中配置Cache過程包括:L1和L2Cache大小的設置，模式的設置，以及外部存儲器DDR可被高速緩存的設置。3）任務調度。文中設計的H.264視頻編碼器中采集和回放過程的主要操作是數(shù)據(jù)搬移，可以用EDMA3來實現(xiàn)，進而解放CPU來專心進行編碼工作。因此設置一個任務即可。

2.2 算法優(yōu)化

H.264數(shù)字視頻編碼標準，具有很高的壓縮性能，但其運算復雜度是H.263標準的3倍以上，所以需要采用算法來降低運算復雜度。其中比較常用的方法是在幀內/幀間預測過程中采用快速算法，降低模式選擇的次數(shù)；或者是對H.264中采用的Lagrangian率失真優(yōu)化模型進行化簡，提高運算的速度。除上述方法之外，全零塊預判算法也是有效手段之一。

在低碼率視頻應用中，常見的是運動緩慢的具有靜止背景的圖像，靜止背景經(jīng)過DCT和量化后往往所有系數(shù)都為零。被判斷為全零塊的圖像塊可以省去DCT和量化兩個環(huán)節(jié)而降低運算量、節(jié)約運算時間。因此基于H.264編碼器的預判零方案如圖4所示。

圖4 H.264編碼器預判零方案Fig.4 H.264 encoder anticipation zero solutions

由于 H.264 中的幀間模式有 16×16、16×8、8×16、8×8、8×4、4×8、4×4 7種模式，所以在運動搜索過程中，零塊的判決閥值也要隨幀間模式的變化而發(fā)生變化，不同塊模式（M×N塊）的零塊判決閥值可以定義為：

其中，M、N=4、8 或 16，BKM×N是 M×N 塊中 4×4 塊的個數(shù)，即為 M×N/16。

根據(jù)以上的分析，基于最佳零塊判決的運動搜索算法，在進行運動搜索時，加入停止搜索條件，對根據(jù)運動矢量計算出來的每個子塊的SAD值進行全零塊判決，這個判決門限由（1）決定，若當前M×N塊的SAD小于門限值，則提前結束對該子塊的運動搜索，并跳過其后的變換和量化操作；否則與常規(guī)的運動搜索過程相同。

新的AZBs檢測方法可歸納如下：

1）檢查當前M×N塊的SAD值是否小于BKMxN·TH1的值。如果是真的，判定該M×N塊不是全零塊，否則轉到步驟2）；

2）檢查當前M×N塊的SAD值是否小于BKMxN·TH0的值。如果是真的，判定該M×N塊是全零塊，否則轉到步驟3）；

3）執(zhí)行DCT/Q模塊。

2.3 匯編優(yōu)化

文中在CCS3.3中用profile工具對H.264程序進行剖析，結果如表1所示，可發(fā)現(xiàn)H.264標準中運動估計、DCT變換、量化等是最耗時的部分。

表1 X264主要函數(shù)耗時剖析結果Tab.1 Profiling results of H.264

對這些耗時部分主要采用以下2種方式進行優(yōu)化：

1）內聯(lián)函數(shù)（intrinsics）優(yōu)化 內聯(lián)函數(shù)是 C6000編譯器提供的可以直接映射成為內聯(lián)（inline）匯編指令的特殊函數(shù)，這樣就可以提高應用程序的性能。由于上述函數(shù)都很適合運用數(shù)據(jù)打包和SIMD（單指令多數(shù)據(jù)）操作，而6000編譯器提供的內聯(lián)函數(shù)中有很多相關的函數(shù)接口，因此將這些費時函數(shù)全部用內聯(lián)函數(shù)進行改寫，例如要進行4x4塊的量化操作，需要16次循環(huán)，要進行16次取數(shù)據(jù)，16次乘法，16次加法，16次移位操作。dct數(shù)組元素寬度為16位，可以利用_memd8（）函數(shù)一次讀取4個數(shù)組元素，這樣可將讀取數(shù)據(jù)次數(shù)減為4次，并在外層循環(huán)體內使用其他intrinsics函數(shù)一次對兩個DCT數(shù)組元素進行處理，從而拆解了內層循環(huán)[8]。

2）線性匯編優(yōu)化 整數(shù)DCT變換及量化過程在H.264編碼器代碼中占用了大概20%～25%的時間，對該部分進行匯編級優(yōu)化，可提高編碼器的性能。整數(shù)DCT變換的關鍵函數(shù)sub4x4_dct用于計算殘差塊并對殘差塊進行整數(shù)DCT變換；add4x4_idct函數(shù)是其逆過程，作用是對反量化后的系數(shù)進行反DCT變換，并將反變換后的系數(shù)矩陣與預測塊矩陣疊加[9]。以sub4x4_dct函數(shù)為例，對整數(shù)變換的線性匯編級優(yōu)化過程進行說明。整數(shù)變換的公式見（2）式。

整數(shù)DCT4x4蝶形變換過程中，將二維整數(shù)變換轉換為兩次一維的變換，先進行水平變換，水平變換后的系數(shù)按列存放，垂直變換就轉換成系數(shù)矩陣的水平變換[10]。因此，水平變換和垂直變換可以調用相同的程序來完成。

對量化函數(shù)采取匯編優(yōu)化后，把 qbits和 MF值用表的形式存儲，要使用這兩個參數(shù)時，從表中讀取i_qscale的對應值。整數(shù)DCT變換及量化過程優(yōu)化前后的效率如表2所示。

表2 整數(shù)DCT變換及量化過程優(yōu)化前后效率對比Tab.2 Comparison between before and after Integer DCT transform and quantization process optimization

3 實驗結果

文中對經(jīng)過移植和優(yōu)化后的H.264編碼器進行實驗驗證，選取具有代表性的視頻序列 akiyo（背景簡單，景物運動緩慢）進行編碼，視頻為 YUV 4:2:0格式，采用 IPPP…… 編碼模式，DM6437的時鐘頻率為600 MHz，對于cif和D1視頻格式的圖像在不同QP值下測試的結果如表3所示。

（注：平均PSNR的單位為dB，碼率單位為kbit/s，編碼速度單位為fps）

對表3進行分析可以看出，在PSNR和碼率沒有引起明顯變化的情況下，H.264編碼器的編碼速度獲得了極大的提高，其中cif格式視頻編碼已經(jīng)滿足實時性要求，同時Dl格式在QP=36時編碼速度達到了18 fps，這樣的編碼性能基本可以滿足視頻監(jiān)控系統(tǒng)中的應用。

編碼結束后生成的.264文件存到PC機，可以用VLCplayer進行解碼播放。解碼播放出來的圖像如圖5所示。

表3 基于DM6437硬件環(huán)境優(yōu)化前后編碼器性能比較Tab.3 Comparison between before and after optimization based on DM6437

圖5 對H.264編碼生成的cif格式.264文件用VLC解碼截圖Fig.5 Pictures from cif format.264 files coded by H.264 and decoded by VLC

圖5為用VLC播放cif格式的akiyo視頻文件的截圖，圖（a）表示 akiyo視頻原文件截圖，圖（b）表示經(jīng)過 H.264編碼器編碼的akiyo視頻文件截圖，由截圖的畫面質量可以看出，圖像質量沒有明顯下降，整個畫面有不明顯的噪點（臉部），顏色偏暗，證明此H.264編碼器對于cif格式的視頻文件編碼效果較好。

4 結 論

文中首先在DM6437上構建了H.264視頻編碼器，編碼器主要分為攝像頭實時采集、H.264編碼、LCD回放3個部分，組成一個完整的可觀看編碼效率和效果的系統(tǒng)。將X264編碼器移植到DM6437平臺之后，對 DM6437硬件資源及性能進行深入研究，分別從C語言級、系統(tǒng)級、算法級、整數(shù)DCT變換和量化的線性匯編編寫以及匯編級等方面進行優(yōu)化，最終實現(xiàn)了cif格式視頻的實時編碼，基本滿足視頻監(jiān)控系統(tǒng)中編碼器的需求。本文介紹的針對DM6437平臺的H.264編碼器移植、優(yōu)化的思路和方法，對構建高效的視頻應用平臺具有一定的參考價值。

[1]Richardson IEG.H.264and MPEG-4 Video Compression[M].England:John Wiley&Sons Ltd.，2003.

[2]TI Company.TMS320C6000 Programmer’s Guide[EB/OL].[2009-03-10].http://focus.ti.com/lit/ug/spru198i/spru198i.pdf.

[3]李博丞，嚴勝剛，曲鵬.基于TMS320DM6446的H.264編碼器實現(xiàn)與優(yōu)化[J].電子設計工程，2009，17（5）:120-123.

LI Bo-cheng，YAN Sheng-gang，QU Peng.Implementation and optimization of H.264 encoder on TMS320DM6446 platform[J].Electronic Design Engineering，2009，17（5）:120-123.

[4]賈浩，崔慧娟，唐昆.基于TMS320DM6437平臺的視頻系統(tǒng)設計與實現(xiàn)[J].電視技術，2010，34（11）:159-161.

JIA Hao，CUI Hui-juan，TANG Kun.Design and implementation of video system based on TMS320DM6437 platform[J].TV Technology，2010，34（11）:159-161.

[5]Texas Instruments Incorporated.TMS320DM643x DMP Video Proeessing Front End（VPEE）User’s Guide[M].Texas Instruments Incorporated，2008.

[6]Texas Instruments Incorporated.TMS320DM643x DMP Video Proeessing Back End （VPBE）User`s Guide [M].Texas Instruments Incorporated，2007.

[7]Texas Instruments Incorporated.TMS320C6000 Optimizing Compiler Users’Guide[M].Texas Instruments Incorporated，2008.

[8]何蘇勤，延瑾瑜.基于TMS320DM642的H.264六抽頭濾波插值的優(yōu)化[J].電視技術，2009，33（10）:18-20.

HE Su-qin，YAN Jin-yu.Optimization of6-tap filter interpolation in H.264 based on TMS320DM642 [J].TV Technology，2009，33（10）:18-20.

[9]侯艷艷.基于TMS320DM642平臺的H.264編碼器優(yōu)化[J].微計算機信息， 2009，25（2）:159-161.

HOU Yan-yan.H.264 encoder optimization based on TMS320-DM642[J].Microcomputer Information，2009，25（2）:159-161.

[10]謝丁峰，夏新軍.基于H.264的視頻監(jiān)控系統(tǒng)關鍵代碼實現(xiàn)與優(yōu)化[J].計算機技術與發(fā)展，2010，20（12）:57-60.

XIE Ding-feng，XIA Xin-jun.Implementation and optimization on critical code of H.264 based video surveillance system[J].Computer Technology and Development，2010，20（12）:57-60.