熊 勇,李躍華

(南京理工大學(xué)電子工程與光電技術(shù)學(xué)院,南京210094)

1 引 言

在毫米波頻率步進(jìn)雷達(dá)中,頻率合成器是雷達(dá)系統(tǒng)的頻率源,它的好壞直接影響著雷達(dá)系統(tǒng)的作用距離、距離分辨率、測(cè)距精度,是雷達(dá)系統(tǒng)的關(guān)鍵部件之一[1]。頻率合成器的性能指標(biāo)有雜散性能、相噪性能以及跳頻速度等,其中跳頻時(shí)間是頻率合成器的主要性能指標(biāo)之一,它的大小影響著頻率步進(jìn)雷達(dá)的有效工作時(shí)間,因此快速跳頻頻率合成器能夠提高頻率步進(jìn)雷達(dá)的性能。

目前提高鎖相式頻率合成器跳頻速度的方法有適當(dāng)增大環(huán)路帶寬法、自適應(yīng)鎖相環(huán)技術(shù)、預(yù)置電壓法[2]等。本設(shè)計(jì)分析了預(yù)置電流方法頻率合成器跳頻穩(wěn)定性差的原因,提出了增加可控開關(guān)改進(jìn)的方法,并定性分析了預(yù)置電流大小的理論值和實(shí)際值的誤差,得出電荷泵電流曲線波動(dòng)大的原因,利用ADS軟件優(yōu)化、驗(yàn)證,減小了波動(dòng),提高了跳頻的穩(wěn)定性和速度。

2 預(yù)置電流法快速鎖定鎖相環(huán)特點(diǎn)

電荷泵鎖相環(huán)是由鑒頻鑒相器(PFD)、電荷泵(CP)、環(huán)路濾波器(LPF)和壓控振蕩器(VCO)構(gòu)成的。本設(shè)計(jì)研究的是由二階低通濾波器構(gòu)成的三階電荷泵鎖相環(huán),三階電荷泵鎖相環(huán)的鎖定時(shí)間 Tlock是關(guān)于環(huán)路帶寬 ωc的函數(shù),環(huán)路帶寬越大鎖定的時(shí)間越短,反之越長(zhǎng)。環(huán)路帶寬不僅影響到鎖定時(shí)間同時(shí)還會(huì)影響鎖相環(huán)的噪聲性能,小的環(huán)路帶寬能夠改善帶內(nèi)噪聲,但是以增加鎖定時(shí)間為代價(jià);大的環(huán)路帶寬能夠改善鎖定時(shí)間,但是以惡化帶內(nèi)噪聲為代價(jià)[3],傳統(tǒng)的設(shè)計(jì)需要折衷選擇環(huán)路帶寬。

設(shè)計(jì)中采用的改進(jìn)方法的基礎(chǔ)是文獻(xiàn)[4]中提出的預(yù)置電流方法快速鎖定鎖相環(huán),其原理框圖如圖1所示。

圖1 預(yù)置電流法快速鎖定鎖相環(huán)框圖Fig.1 Preset-current fast-locking PLL block diagram

預(yù)置電流法快速鎖定鎖相環(huán)是在傳統(tǒng)電荷泵鎖相環(huán)電路基礎(chǔ)上外接特定的預(yù)置電流電路(Presetcurrent circuit)來工作的。當(dāng)頻率發(fā)生跳變時(shí),預(yù)置電流電路對(duì)二階環(huán)路濾波器中的兩個(gè)電容充電,預(yù)置電流的大小和作用時(shí)間是受控的。文獻(xiàn)[4]中給出了三階電荷泵鎖相環(huán)中電容的預(yù)置電流計(jì)算式為

式中,KV是VCO的靈敏度,Δf和 Δfe分別是跳頻的頻差和超出鎖定頻率的頻率值,Δt為預(yù)置電流作用時(shí)間。預(yù)置電流主要由正負(fù)電流組成,分別是對(duì)電容充電和放電,目的都在于改變電容上的電壓值。電容上電流與電壓的關(guān)系為

由式(1)和式(2)可以計(jì)算出環(huán)路濾波器兩個(gè)電容上的等效正負(fù)電壓相等,為

由式(3)可知,正電壓使VCO輸出頻率增大Δf+Δfe,超出鎖定頻率Δfe的值;負(fù)電壓使VCO輸出頻率降低Δfe,使VCO輸出頻率回到目標(biāo)頻率。

預(yù)置電流鎖相環(huán)的環(huán)路濾波器上的電壓主要由預(yù)置電流電路提供,與環(huán)路帶寬的關(guān)系大大減小,所以這種方法能減小環(huán)路帶寬對(duì)鎖定時(shí)間的影響,能夠在同等環(huán)路帶寬條件下比傳統(tǒng)鎖相環(huán)更快鎖定。對(duì)于同一個(gè)跳頻頻率合成器,每次步進(jìn)頻率是不變的,因此每次頻率跳變時(shí)預(yù)置電流的大小是不變的,預(yù)置電流電路也不變,這在很大程度上方便了電路的設(shè)計(jì)。

3 預(yù)置電流法鎖相環(huán)頻率合成器

3.1 預(yù)置電流方法頻率合成器設(shè)計(jì)

設(shè)定零時(shí)刻鎖相環(huán)是鎖定的,設(shè)計(jì)一個(gè)步進(jìn)頻率為Δf=4MHz,環(huán)路帶寬取50 kHz的傳統(tǒng)鎖相環(huán)頻率合成器,電荷泵電流Kd=1 mA,N=377,Kv=46MHz/V,環(huán)路濾波器的參數(shù)為:C1=506.5 pF,C2=2.664 nF,R1=3.055 kΨ。利用ADS進(jìn)行仿真,在誤差容限為500 Hz精度下,單步進(jìn)跳頻時(shí)間為43.53 μ s。

以上述傳統(tǒng)鎖相環(huán)為基礎(chǔ),采用脈沖電壓源控制威爾遜電流源[5]的方法設(shè)計(jì)預(yù)置電流,在預(yù)置電流的時(shí)間內(nèi)給電流源電路提供脈沖電壓,其余時(shí)間電壓為零,正負(fù)電流源分開設(shè)計(jì)。脈沖電壓源采用ADS中的VtPulseDT時(shí)域電壓源,為了模擬設(shè)計(jì)中電流源電路的傳輸延遲,將延時(shí)加在電壓源上,粗略的設(shè)置電壓源延時(shí)為100 ns,設(shè)置脈沖電壓源脈沖周期與跳頻周期相同,起始時(shí)間比跳頻周期延時(shí)100 ns。

圖2 預(yù)置電流電路和波形Fig.2 Preset-current circuit and waveform

將傳統(tǒng)鎖相環(huán)的參數(shù)代入式(1),并設(shè)定Δt=Δte=1 μ s,Δfe=Δf/4,即正負(fù)電流分別作用1 μ s,電壓源的脈寬就為1 μ s,正負(fù)電流間隔1 μ s,計(jì)算預(yù)置電流大小。在ADS中設(shè)計(jì)圖2預(yù)置電流電路,其中長(zhǎng)方形模塊為模塊化的威爾遜電流源,計(jì)算圖2中兩個(gè)電阻,使輸出得到正負(fù)目標(biāo)脈沖電流。

將圖2預(yù)置電流電路接入傳統(tǒng)三階鎖相環(huán)頻率合成器環(huán)路濾波器的電容上,并對(duì)電路進(jìn)行包絡(luò)仿真,誤差容限為500 Hz,單步進(jìn)跳頻時(shí)間為29.95 μ s,比傳統(tǒng)鎖相環(huán)相鎖定速度提高了13.58 μ s。

3.2 預(yù)置電流方法頻率合成器穩(wěn)定性分析

對(duì)預(yù)置電流法頻率合成器進(jìn)行連續(xù)步進(jìn)跳頻仿真,設(shè)置跳頻周期為50 μ s,仿真結(jié)果如圖3所示。

圖3 預(yù)置電流方法連續(xù)步進(jìn)跳頻Fig.3 Continuous step frequency hopping with preset-current method

由圖3可知,隨著跳頻次數(shù)的增加,跳頻時(shí)間變得不穩(wěn)定,到第四次跳頻結(jié)束后49.1 μ s時(shí)仍未完全鎖定。

分析式(1)可知,理論上預(yù)置電流完成后,預(yù)置電流電路應(yīng)當(dāng)與鎖相環(huán)電路完全斷開,但實(shí)際兩者是始終連接的,環(huán)路濾波器的電容充電完成后會(huì)通過預(yù)置電流電路進(jìn)行反向放電,形成泄漏電流,使電容上的電壓下降,鎖相環(huán)路為了保持輸出相位的穩(wěn)定會(huì)通過電荷泵對(duì)電容進(jìn)行充電,這樣持續(xù)充放電的動(dòng)態(tài)過程影響了鎖相環(huán)工作的穩(wěn)定性,從而影響了跳頻時(shí)間,這會(huì)隨著跳頻次數(shù)的增加而越來越嚴(yán)重,如圖3所示。

設(shè)電容通過預(yù)置電流電路進(jìn)行放電的回路阻抗是Z,那么第一次跳頻完成后電容上的電壓為Δf/Kv,而隨著跳頻次數(shù)的增加電容電壓不斷的提高,第N次跳頻后由電容和預(yù)置電流電路形成的回路中瞬態(tài)泄漏電流i可近似表示為

圖3和式(4)表明泄漏電流的影響不能忽略。

4 改進(jìn)的預(yù)置電流方法頻率合成器

4.1 改進(jìn)預(yù)置電流電路的頻率合成器設(shè)計(jì)

為了減小泄露電流對(duì)鎖定時(shí)間的影響,在預(yù)置電流電路部分增加可控開關(guān)電路。采用ADS中的SwitchV壓控開關(guān)。設(shè)置開關(guān)斷開阻抗為1.0×10300MΨ,導(dǎo)通阻抗為0.000 1 Ψ,開關(guān)通斷時(shí)間由ADS中VtPulseDT時(shí)域電壓源控制,設(shè)置使開關(guān)導(dǎo)通時(shí)間和預(yù)置電流時(shí)間同步,如圖4所示。

圖4 改進(jìn)的預(yù)置電流方法頻率合成器電路Fig.4 Circuit with the method of improved preset-current frequency synthesizer

對(duì)圖4電路仿真,得到誤差容限為500Hz單步進(jìn)跳頻時(shí)間為29.73 μ s,如圖5(a)所示,連續(xù)跳頻時(shí)間如圖5(b)所示。

圖5 改進(jìn)的預(yù)置電流方法跳頻時(shí)間Fig.5 Improved preset-current frequency hopping time

圖3的不穩(wěn)定現(xiàn)象在圖5(b)中得到改善,表明鎖相穩(wěn)定性得到提高,鎖相時(shí)間縮短。

4.2 優(yōu)化預(yù)置電流電路中電流大小

預(yù)置電流接入電路會(huì)在接入點(diǎn)被分流,對(duì)電容充電的實(shí)際電流不等于式(1)中預(yù)置電流大小,使電容上的電壓不等于預(yù)期電壓,VCO輸出頻率與目標(biāo)頻率有誤差,所以鎖相環(huán)的電荷泵會(huì)根據(jù)“多放少充”的原理對(duì)電路進(jìn)行調(diào)節(jié)。圖5(a)中預(yù)置電流作用3 μ s后VCO 的輸出頻率有一段高于1.512 GHz,表明VCO輸入端電壓偏大,即電容上總的正電流相對(duì)偏大,或負(fù)電流偏小。圖5(a)對(duì)應(yīng)的CP充放電波形為圖6(a),圖6(a)中3 μ s后電荷泵對(duì)電容放電形成負(fù)電流,以釋放之前正電流充進(jìn)的多余電荷量,使圖5(a)中高于1.512 GHz部分的頻率下降。因此可以通過保持預(yù)置正電流不變,調(diào)節(jié)兩個(gè)預(yù)置負(fù)電流的大小,使負(fù)電流適當(dāng)?shù)脑龃髞頊p小圖6(a)中負(fù)電流的波動(dòng)。調(diào)節(jié)時(shí)要確保環(huán)路濾波器兩電容之間的電壓差基本保持平衡,優(yōu)化幾次后CP的負(fù)電流波動(dòng)部分得到減小,如圖6(b)所示。

圖6 優(yōu)化前后CP電流圖Fig.6 CP current before and after optimization

對(duì)預(yù)置電流值優(yōu)化后的圖4電路進(jìn)行單步跳頻和連續(xù)跳頻仿真,如圖 7所示,圖 5(a)中15 μ s內(nèi)的波動(dòng)得到改善,縮短了跳頻時(shí)間。

圖7 優(yōu)化前后跳頻時(shí)間圖Fig.7 Frequency hopping time before and after optimization

分別對(duì)各方法設(shè)計(jì)的頻綜進(jìn)行連續(xù)5次步進(jìn)跳頻時(shí)間仿真,跳頻周期為50 μ s,頻率誤差容限為500 Hz,綜合結(jié)果如表1所示。

表1 各方法連續(xù)5次跳頻時(shí)間及輸出頻率Table 1 5 Times continuous frequency hopping time and output frequency of all kinds method

由表1可知,預(yù)置電流方法的設(shè)計(jì)與傳統(tǒng)方法的設(shè)計(jì)相比能夠提高跳頻速度,但由于泄漏電流的影響造成連續(xù)跳頻鎖定帶內(nèi)的鎖定時(shí)間不穩(wěn)定,電流優(yōu)化后的改進(jìn)設(shè)計(jì)顯著提高了跳頻穩(wěn)定性和跳頻速度。

5 總 結(jié)

本設(shè)計(jì)利用ADS對(duì)改進(jìn)的預(yù)置電流方法頻率合成器進(jìn)行建模仿真,驗(yàn)證了改進(jìn)方法的可行性。改進(jìn)的方法與原方法相比,跳頻穩(wěn)定性和跳頻速度方面的性能有了很大的提高,并且設(shè)計(jì)簡(jiǎn)單,只增加了可控開關(guān),具有很好的工程應(yīng)用前景。這種方法對(duì)于更高階的鎖相環(huán)頻率合成器是否有很好的普遍適用性,這將是進(jìn)一步研究的課題。

[1]蔣金水.毫米波高分辨率雷達(dá)關(guān)鍵技術(shù)研究[D].南京:南京理工大學(xué),2001.JIANG Jin-shui.Study on Key Techniques of Millimeter Wave High-Range-Resolution Radar[D].Nanjing:Nanjing University of Science and Technology,2001.(in Chinese)

[2]呂波,孫江平,袁乃昌.改善鎖相環(huán)跳頻時(shí)間的方法研究[C]//中國電子學(xué)會(huì)微波分會(huì)、全國微波毫米波會(huì)議論文集.北京:電子工業(yè)出版社,2007,690-691.LV Bo,SUN Jiang-pin,YUAN Nai-chang.Study on Method of PLL Frequency Hopping Improving[C]//Proceedings of Micro-Wave Society Chinese Institute of Electronics and China Microwave Millimeterwave.Beijing:Publishing House of Electronics Industry,2007:690-691.(in Chinese)

[3]Roche J,Rahajandraibe W,Zaid L,et al.A Low-Noise Fast-Settling Phase Locked Loop with Loop Bandwidth Enhancement[C]//Proceedings of Circuits and Systems andTAISA Conference.Montreal,Canada:IEEE,2008:166-167.

[4]Hakkinen J,Kostamovaara J.Speeding Up an Integer-N PLL by Controlling the Loop Filter Charge[J].IEEEAnalog and Digital Signal Processing,2003,50(7):349-350.

[5]Gray P R,Hurst P J.模擬集成電路的分析與設(shè)計(jì)[M].張曉林,譯.北京:高等教育出版社,2005:258-261.Gray P R,Hurst P J.Analysis and Design of Analog Integrated Circuits[M].Translated by ZHANG Xiao-lin.Beijing:Higher Education Press,2005:258-261.(in Chinese)