組合邏輯電路的設(shè)計

張蓮花，劉景東

(鄂東職業(yè)技術(shù)學(xué)院 機(jī)電工程系，湖北 黃州 438000)

1 組合邏輯電路設(shè)計的方法和步驟［1］

(1)分析設(shè)計要求，列真值表

根據(jù)題意確定輸入變量和輸出函數(shù)及相互之間的關(guān)系，然后將輸入變量以自然二進(jìn)制數(shù)順序的各種取值組合排列，列出真值表。

(2)根據(jù)真值表，寫出邏輯函數(shù)表達(dá)式并化簡

將真值表中輸出為1 所對應(yīng)的各個最小項(xiàng)進(jìn)行邏輯加后，便得到輸出邏輯函數(shù)表達(dá)式。對輸出邏輯函數(shù)表達(dá)式進(jìn)行化簡，一般采用卡諾圖法或代數(shù)法對邏輯函數(shù)進(jìn)行化簡。

(3)根據(jù)最簡的邏輯函數(shù)表達(dá)式畫出電路圖

可根據(jù)最簡與—或輸出邏輯函數(shù)表達(dá)式畫邏輯圖，也可根據(jù)要求將輸出函數(shù)變換為與—非表達(dá)式、或—非表達(dá)式或其它表達(dá)式來畫邏輯圖。

2 以一個任務(wù)為例詳細(xì)講解組合邏輯電路設(shè)計的方法和步驟

任務(wù):設(shè)計一個A、B、C 三人表決電路;

要求:(1)多數(shù)人同意則決議Y 通過;

(2)用74LS20 芯片實(shí)現(xiàn)，并且畫出接線圖。

2.1 分析設(shè)計要求，列真值表

從任務(wù)要求不難看出，輸入為A、B、C，輸出為Y，設(shè)A、B、C 三個人表決同意決議時用1 表示，否則用0 表示;決議通過時Y 用1 表示，否則用0 表示，由此可以列出真值表如表1 所示。

2.2 根據(jù)真值表，寫出邏輯函數(shù)表達(dá)式并化簡

表1 真值表

為了得出的電路圖最簡，要把表達(dá)式進(jìn)一步化簡，化簡的方法一般采用卡諾圖化簡法或者代數(shù)化簡法，下面采用簡單易懂的卡諾圖法來化簡。

用卡諾圖化簡邏輯函數(shù)的步驟［2］:①畫出邏輯函數(shù)的卡諾圖。②用卡諾圈包圍2n個為1 的方格群，合并最小項(xiàng)，提取每個卡諾圈的公共因子，寫出乘積項(xiàng)。③將所有乘積項(xiàng)加起來，即為化簡后的與或表達(dá)式。

畫包圍圈時應(yīng)遵循以下原則［3］:①相鄰方格包括上下底相鄰、左右邊相鄰和四角相鄰。②同一個方格可以被不同的包圍圈重復(fù)包圍，但新增包圍圈中一定要有一個新的方格，否則該包圍圈為多余。③包圍圈內(nèi)的方格數(shù)和包圍圈數(shù)都要盡可能少。根據(jù)卡諾圖化簡的步驟和原則，可得出圖1。

圖1 卡諾圖化簡

圖2 電路圖

從圖1 可以得出3 個卡諾圈，所以最簡表達(dá)式為:Y=AB+BC+AC。雖然得出了最簡的表達(dá)式，但是根據(jù)要求的第(2)點(diǎn)可知用74LS20 芯片實(shí)現(xiàn)，74LS20 芯片是與非門芯片，這就需要把得出的與或式變換為與非式，那么根據(jù)德·摩根定律，就可以得出

2.3 根據(jù)最簡的函數(shù)表達(dá)式畫出電路圖

從上一步得出的與非式可以看出需要四個與非門來實(shí)驗(yàn)所需的電路圖，電路圖如圖2。

2.4 根據(jù)電路圖畫出接線圖

74LS20 是一個四輸入一輸出的與非門組合的芯片，性價比較高，邏輯功能是完成四個輸入的邏輯與非計算功能，1、2、4、5 引腳為輸入，6 引腳為輸出，13、12、10、9 引腳為輸入，8 引腳為輸出，3、11 兩個引腳為空，7 引腳接GND，14 引腳接Vcc+5V，如圖3 所示。這樣可以判斷出需要2 塊74LS20 芯片完成整個接線圖，如圖4 所示。

圖3 74LS20 芯片

圖4 接線圖

以一個實(shí)際中比較常見的任務(wù)要求詳細(xì)講解了組合邏輯電路設(shè)計的方法和步驟，并畫出了給定芯片所連接的接線圖，如有類似任務(wù)要求均可按照此方法進(jìn)行設(shè)計。

［1］ 楊志忠.數(shù)字電子技術(shù)［M］.北京:高等教育出版社，2003.

［2］ 孫麗霞.數(shù)字電子技術(shù)［M］.北京:高等教育出版社，2004.

［3］ 康華光.電子技術(shù)基礎(chǔ)數(shù)字部分(第五版)［M］.北京:高等教育出版社，2006.