韓 聃，張世林，毛陸虹，謝 生

(天津大學(xué)電子信息工程學(xué)院，天津300072)

CMOS太陽能電池的應(yīng)用已有廣泛的研究，與常規(guī)的硅太陽能電池不同，CMOS太陽能電池與CMOS工藝相兼容，可與電路系統(tǒng)集成從而實(shí)現(xiàn)片上供電，這對電路系統(tǒng)集成度提高和成本降低具有重要意義［1－4］。Arima Y 等人報(bào)道了一種用片上CMOS太陽能電池驅(qū)動(dòng)加法器和計(jì)數(shù)器工作的技術(shù)［5］。這種片上集成太陽能電池技術(shù)可推廣到無線傳感器網(wǎng)絡(luò)(WSN)，射頻識別(RFID)領(lǐng)域中，進(jìn)而廣泛應(yīng)用于無線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)、電子標(biāo)簽;近年來RFID技術(shù)與無線傳感器網(wǎng)絡(luò)(WSN)結(jié)合已有報(bào)道［6－8］，片上集成太陽能電池技術(shù)也為這種超級節(jié)點(diǎn)提供了一種環(huán)保的能源補(bǔ)給方式。

CMOS太陽能電池自身有不可克服的缺點(diǎn)，由于N阱/P襯底寄生結(jié)在光照下產(chǎn)生的反向電流損耗明顯［9］，如將電池串聯(lián)以提高其輸出電壓，反向電流損耗將更為顯著，電池的效率會(huì)大大降低，以至于將產(chǎn)生的光生載流子被全部損耗，而在標(biāo)準(zhǔn)CMOS工藝中很難尋求合適的襯底隔離辦法消除襯底寄生結(jié)的影響，所以CMOS太陽能電池大多采用單節(jié)PN結(jié)并聯(lián)的方式來提高輸出功率，導(dǎo)致開路電壓較低(約為0.5 V)。在文獻(xiàn)［10］中制備了一款CMOS工藝兼容的片上集成太陽能電池陣列，其面積約為 0.2 mm2，在 AM1.5、1 000 W/m2、25 ℃標(biāo)準(zhǔn)測試條件下測得最大輸出功率為10.212 μW，電池輸出功率太低，無法直接應(yīng)用。

Ferri M等人針對CMOS太陽能電池的這一缺點(diǎn)，提出了一種電源管理方案，采用0.35 μm標(biāo)準(zhǔn)CMOS工藝制作［1］。電路系統(tǒng)利用一個(gè)儲能電容長時(shí)間儲存CMOS太陽能電池的輸出能量，當(dāng)電容上的能量足夠?yàn)楹罄m(xù)電路在一段時(shí)間內(nèi)供電時(shí)，由一個(gè)控制電路控制儲能電容和后續(xù)電路相連，電容將長時(shí)間儲存的能量短時(shí)間放出，以達(dá)到后續(xù)電路的功率需求。儲能電容上能量泄放完畢后，控制電路將儲能電容與后續(xù)電路斷開，讓其完成第二次儲能過程，如此周而復(fù)始。當(dāng)然這就要求負(fù)載具有周期性短時(shí)間工作的性質(zhì)，而傳感器網(wǎng)絡(luò)節(jié)點(diǎn)和半有源電子標(biāo)簽恰好具有這種性質(zhì)。

Ferri M提出方案中的儲能電容的控制電路中包含一個(gè)遲滯比較器，需要附加的太陽能電池給其供電，這個(gè)輔助的太陽能電池會(huì)占用很大的面積，提高了集成電路的制作成本;方案中的其他電路功耗也可以繼續(xù)降低;此方案只在負(fù)載電流為0.9 μA進(jìn)行了仿真，當(dāng)負(fù)載電流增大時(shí)，此方案的應(yīng)用仍然存在著諸多不穩(wěn)定因素。

在Ferri M提出的方案的基礎(chǔ)上，本文優(yōu)化了電路結(jié)構(gòu)和性能，提出了一種新穎的控制電路結(jié)構(gòu)，采用UMC 0.18 μm CMOS工藝，并進(jìn)行了充分的仿真驗(yàn)證，使得此方案更具實(shí)用性。

1 電路框圖及工作原理

本文提出了以下改進(jìn)，電荷泵采用低閾值的MOS管以提高其能量轉(zhuǎn)換效率;原電路的控制電路需一個(gè)高耗能的遲滯比較器并為此加入了一個(gè)附加的太陽能電池，本方案所設(shè)計(jì)的控制電路僅在開關(guān)關(guān)閉和導(dǎo)通之間有微量的能量損耗，穩(wěn)定時(shí)功耗基本為零，無需制作輔助太陽能電池，節(jié)約了版圖面積和制作成本;優(yōu)化了線性穩(wěn)壓器電路，使穩(wěn)壓器的靜態(tài)電流低于1.5 μA，提高了儲能電容中能量的利用率。改進(jìn)的電源管理系統(tǒng)結(jié)構(gòu)如圖1所示，系統(tǒng)分為四大部分，能量收集模塊，儲能電容，控制電路和穩(wěn)壓輸出部分。

圖1 電路框圖及工作原理

能量收集模塊將CMOS太陽能電池的輸出電壓升高，并將能量儲存在儲能電容Cs中?？刂齐娐窌r(shí)刻監(jiān)視著儲能電容上的電壓，在電壓被提升到2.5 V之前，控制電路中的開關(guān)斷開，使得儲能過程Cs不會(huì)向后續(xù)電路泄放能量。當(dāng)儲能電容Cs上電壓達(dá)到2.5 V時(shí)，控制電路中開關(guān)閉合，Cs與后續(xù)電路相連，通過線性穩(wěn)壓器(LDO)給負(fù)載提供穩(wěn)定的1.8 V電壓。當(dāng)儲能電容Cs上能量泄放完畢，控制電路中的開關(guān)斷開，儲能電容重新開始充電，重復(fù)以上過程。于是整個(gè)電源管理系統(tǒng)可以周期性地給負(fù)載供電。

2 主要電路模塊設(shè)計(jì)

2.1 能量收集模塊

能量收集模塊包含一個(gè)環(huán)形振蕩器，一個(gè)電荷泵，電路結(jié)構(gòu)如圖2所示，電荷泵將CMOS太陽能電池的輸出電壓提升到2.5 V，將能量儲存在儲能電容Cs中。

圖2 能量收集模塊

振蕩器和電荷泵的輸入由CMOS太陽能電池直接供給，為了使振蕩器和電荷泵正常工作，輸入電壓要盡可能高，也就是要使CMOS太陽能電池的工作點(diǎn)盡量靠近其開路電壓，以讓其近似等效為一個(gè)輸出電壓為開路電壓的電壓源(此電壓近似為0.458 V［10］)。在輸入電壓0.458 V 時(shí)仿真結(jié)果顯示振蕩器的功耗為2 μW，電荷泵給儲能電容的充電電流約不超過1 μA，所以文獻(xiàn)［10］中的太陽能電池面積稍加增大，就足以保證CMOS太陽能電池的工作點(diǎn)在其開路電壓附近。

為了使儲能電容上的電壓上升到2.5 V，電路采用8級Dickson電荷泵結(jié)構(gòu)，如圖用二極管接法的MOS管構(gòu)成一個(gè)鏈路，時(shí)鐘脈沖經(jīng)電容耦合到各個(gè)節(jié)點(diǎn)，利用二極管的單向?qū)щ娦院碗娙菥哂写鎯﹄姾傻奶匦?，在兩相不交疊的時(shí)鐘脈沖的驅(qū)動(dòng)下，將電荷從輸入端推向輸出端。隨著輸出端電容上電荷的不斷積累，電壓也就不斷上升。此處采用低閾值MOS管，由于其閾值電壓較低，降低了電荷泵的逐級電壓損耗，提高了電荷泵的效率。

三個(gè)反相器級聯(lián)構(gòu)成環(huán)形振蕩器，為了在電荷泵轉(zhuǎn)換效率和儲能電容充電時(shí)間之間達(dá)到最好的折中，振蕩器輸出脈沖頻率設(shè)置為1.67 MHz。

2.2 控制電路

儲能電容Cs充電時(shí)，必須與后續(xù)電路斷開，使電荷泵的輸入電流足夠小，保證太陽能電池的工作點(diǎn)在Cs充電過程中始終位于開路電壓附近。當(dāng)儲能電容上的電壓達(dá)到2.5 V時(shí)，儲能電容Cs要能與后續(xù)電路及時(shí)相連，為負(fù)載提供能量。當(dāng)儲能電容Cs上能量泄放完畢后，又必須與后續(xù)電路斷開，以完成下一周期的儲能過程。

為了實(shí)現(xiàn)以上功能，同時(shí)達(dá)到最低功率損耗，本文提出了一種全新的能量管理模塊，不包含遲滯比較器，結(jié)構(gòu)簡單，靜態(tài)功耗為零。電路結(jié)構(gòu)如圖3所示。

圖3 控制電路

控制電路包含一個(gè)電壓感應(yīng)模塊和一個(gè)PMOS開關(guān)M6。Vs是儲能電容Cs上的電壓。一串以二極管接法NMOS管等效為一個(gè)大電阻，與電容C1串聯(lián)。M1和M2控制著 C1的放電回路。M3，M4，M5和R0構(gòu)成一個(gè)非平衡反相器，其輸出低電位為零，輸出高電位比Vs略低，它與Vs的壓差能夠保證開關(guān)M6截止。

開關(guān)電路的工作過程如下，電荷泵給儲能電容Cs充電過程中，Vs的上升，C1上電壓VC1隨之升高，C1的串聯(lián)電阻使C1的充電電流很小，所以VC1升高速度遠(yuǎn)慢于Vs，在儲能電容Cs上電壓上升到2.5 V之前，VC1相當(dāng)于低電位，不足以使M1打開，VC1經(jīng)過兩級反相控制非平衡反相器輸出高電位，開關(guān)M6截止。M1截止C1不放電，VC1跟隨Vs持續(xù)上升。

當(dāng)儲能電容Cs上電壓達(dá)到2.5 V時(shí)，VC1上升到高電位，M1導(dǎo)通，三級反相之后非平衡反相器輸出為零，開關(guān)M6打開，儲能電容Cs向后續(xù)電路泄放能量。此時(shí) Vout為1.8 V，M2截止，C1仍然不放電，Vs繼續(xù)給C1充電，使開關(guān)M6能夠保持一段時(shí)間導(dǎo)通，在這段時(shí)間內(nèi)儲能電容Cs放掉相當(dāng)多的電荷使Vs足夠低，LDO進(jìn)入截至區(qū)，輸出電壓Vout近似為零，此時(shí)M2管導(dǎo)通，C1通過M1和M2快速放電，使VC1為低電位，關(guān)斷開關(guān)M6。儲能電容Cs上電壓再次上升，VC1跟隨Vs，控制電路進(jìn)入下一個(gè)工作周期?？刂齐娐贩抡娼Y(jié)果如圖5所示。

2.3 線性穩(wěn)壓器LDO

將MOS管偏置在亞閾值工作區(qū)已成為一個(gè)重要的低壓低功耗設(shè)計(jì)方法，采用亞閾值型CMOS基準(zhǔn)電壓源和運(yùn)算放大器的設(shè)計(jì)已有報(bào)道［11－14］。為了給負(fù)載提供1.8 V的電壓，本文設(shè)計(jì)了一個(gè)MOS管工作于亞閾值區(qū)的線性穩(wěn)壓電器。它包含一個(gè)帶隙基準(zhǔn)和一個(gè)負(fù)反饋穩(wěn)壓電路，當(dāng)儲能電容Cs電壓達(dá)到一定高度時(shí)，PMOS開關(guān)打開，穩(wěn)壓器開始工作。穩(wěn)壓器的電路圖如圖4所示。

圖4 線性穩(wěn)壓器電路圖

M1，M2，C2構(gòu)成帶隙基準(zhǔn)的啟動(dòng)電路，電源通過M2啟動(dòng)電路，最終C2兩端電壓上升到Vin關(guān)斷M2，此時(shí)M1和M2都沒有電流流過，啟動(dòng)電路靜態(tài)功耗為零。

帶隙基準(zhǔn)給LDO提供一個(gè)穩(wěn)定的參考電壓Vbg，電路采用簡單放大器生成PTAT電流，電流流過R2和Q3產(chǎn)生零溫度系數(shù)電壓。

穩(wěn)壓器中通過一個(gè)增益足夠大的運(yùn)算放大器引入深度負(fù)反饋來達(dá)到穩(wěn)定輸出，輸入電壓在1.86 V到2.5 V之間時(shí)工作在穩(wěn)壓區(qū)，為負(fù)載提供1.8 V穩(wěn)定電壓。

在輸出電流為30 μA時(shí)，LDO壓差為60 mV，靜態(tài)電流不超過1.5 μA，小于文獻(xiàn)［1］中的損耗。

2.4 儲能電容

得益于標(biāo)簽低功耗技術(shù)的進(jìn)步，標(biāo)簽的總體功耗一般可控制在幾十微瓦。對于這樣低的功率需求，本設(shè)計(jì)中儲能電容選為微法級別，如果采用片上電容，占用面積很大，成本很高，所以儲能電容采用片外器件。系統(tǒng)的負(fù)載是周期性短時(shí)間工作的，其中供電時(shí)間是由片外電容的大小決定，電容越大，儲能電容上升到2.5 V時(shí)，電容上儲存的電荷越多，當(dāng)其給LDO供電時(shí)，電壓從2.5 V下降到1.86 V的時(shí)間越長。為了保證儲能電容上的電壓在上升到2.5 V之前控制電路中PMOS開關(guān)斷開，控制電路中的電容C1也應(yīng)該按比例隨儲能電容的增大而增大，C1越大，C1上電壓上升的時(shí)間就越慢，開關(guān)斷開的時(shí)間就越長，從而保證了儲能電容Cs上電壓能穩(wěn)定上升到2.5 V。

本電路中的儲能電容選用漏電電流很小的鉭電容。當(dāng)儲能電容為 1 μF，負(fù)載電流 30 μA，C1為 8 pF時(shí)，儲能電容電壓Vs，LDO輸出電壓Vout，控制電路電容電壓VC1周期變化曲線如圖5所示。

圖5 儲能電容電壓Vs，LDO輸出電壓Vout，控制電路電容電壓VC1周期變化曲線

3 后仿結(jié)論

在UMC 0.18 μm CMOS 工藝下，本文將設(shè)計(jì)的電源管理系統(tǒng)作為一個(gè)整體電路設(shè)計(jì)了版圖，如圖6所示。

圖6 UMC 0.18 μm CMOS工藝下電源管理系統(tǒng)整體版圖

通過寄生參數(shù)的提取，最終得到后仿結(jié)果。負(fù)載變化時(shí)，供電時(shí)間也隨之變化，圖7顯示了儲能電容為1 μF時(shí)供電有效時(shí)間隨負(fù)載電流的變化。當(dāng)負(fù)載電流為30 μA時(shí)，隨著儲能電容的變化，一周期內(nèi)的有效供電時(shí)間變化如圖8所示。儲能電容為1 μF，一個(gè)周期可達(dá)到大于20 ms的供電時(shí)間，可以滿足ISO/IEC WD 18000－6REV1協(xié)議中標(biāo)簽的供電需求。

圖7 供電周期內(nèi)的有效供電時(shí)間隨負(fù)載電流的變化周期變化曲線(Cs為1 μF)

圖8 供電周期內(nèi)的有效供電時(shí)間隨儲能電容的變化曲線(ILOAD為 30 μA)

4 結(jié)論

本文設(shè)計(jì)了一款CMOS太陽能電池的電源管理系統(tǒng)，使得CMOS太陽能電池可為電路系統(tǒng)片上供電。本系統(tǒng)適用于周期性短時(shí)間工作的電路，可以集成在傳感器網(wǎng)絡(luò)節(jié)點(diǎn)和半有源電子標(biāo)簽中為其供電。本系統(tǒng)的控制電路能夠感知儲能電容上的電壓變化，并且控制儲能電容在恰當(dāng)?shù)臅r(shí)候向負(fù)載供電，最后通過電路系統(tǒng)的回饋信號使控制電路掐斷開關(guān)，讓儲能電容進(jìn)入下一個(gè)充電周期?；赨MC 0.18 μm CMOS工藝，在Spectre環(huán)境下仿真，當(dāng)儲能電容為1 μF，負(fù)載電流為30 μA時(shí)，一個(gè)周期能夠維持大于20 ms的供電時(shí)間，有效輸出電壓1.8 V，LDO壓差為60 mV，靜態(tài)電流小于1.5 μA，達(dá)到了ISO/IEC WD 18000－6REV1協(xié)議中標(biāo)簽的供電標(biāo)準(zhǔn)，本文將設(shè)計(jì)的電源管理系統(tǒng)作為一個(gè)整體電路設(shè)計(jì)了版圖，版圖面積為 713 μm×533 μm。

［1］ Ferri M，Pinna D，Dallago E，et al.A 0.35 μm CM-OS Solar Enevergy Scavenger with Power Storage Management System［C］//Proceedings of 5th International Conference on Ph.D.Research in Microelectronics and Electronics，2009:88－91.

［2］ Ferri M，Pinna D，Dallago E，et al.Integrated Micro-Solar Cell Structures for Harvesting Supplied Micro Systems in 0.35 μm CMOS Technology［C］//Proceedings of the Eighth IEEE Sensors Conference 2009，2009:542－545.

［3］ Guilar N，Chen A，Kleeburg T，et al.Integrated Solar Energy Harvesting and Storage［C］//Proceedings of the 2006 International Symposium on Low Power Electronics and Design，2006:20－24.

［4］ Perlaky G，Mezosi G，Zolomy I.Sensor Powering with Integrated MOS Compatible Solar Cell Array［J］.Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems，2006:251－253.

［5］ Arima Y，Ehara M.On-Chip Solar Battery Structure for CMOS LSI［J］.IEICE Electron Express，2006，13(3):287－291.

［6］ 李蕾，謝生，黃曉綜.應(yīng)用于無源RFID標(biāo)簽的CMOS溫度傳感器［J］.傳感技術(shù)學(xué)報(bào)，2010，23(8):1099－1101.

［7］ 張歡，毛陸虹，王倩，等.集成于無源UHF RFID標(biāo)簽的新結(jié)構(gòu)CMOS 溫度傳感器［J］.傳感技術(shù)學(xué)報(bào)，2011，24(11):1526－1531.

［8］ 王倩，毛陸虹，張歡.集成于無源UHF RFID標(biāo)簽的高分辨率CMOS 溫度傳感器［J］.傳感技術(shù)學(xué)報(bào)，2012，25(4):462－467.

［9］ Ferri M，Pinna D，Grassi M，et al.Model of Integrated Micro Photovoltaic Cell Structures for Harvesting Supplied Microsystems in 0.35 μm CMOS Technology［C］//IEEE Sensors 2010 Conference，2010:232－235.

［10］侯賀剛，張世林，郭維廉，等.應(yīng)用于無源 UHF RFID標(biāo)簽的CMOS兼容集成微型太陽能電池研究［J］.光電子激光，2012，23(6):1051－1056.

［11］ Ka Nang Leung，Philip K T MOK，Chi Yat Leung.A 2 V 23 μA 5.3× 10－6/℃ Curvature-Compensated CMOS Bandgap Voltage Reference［J］.IEEE J Sol Sta Circ，2003，38(3):561－564.

［12］ Ramasamy S，Venkaramani B，Meenachisundaram P，et al.A Low-Power CMOS Voltage Reference Circuit Based On Subthreshold Operation［C］//Int Elec Dec Conf Penang，2008:1－6.

［13］ Li Yongjia，Xia Xiaojuan，Guan Jiawei，et al.A Simple Subthreshold CMOS Voltage Reference with Curvature Compensation［C］//Asia Pacif Microelec Elec Postgrad Resear Comf Shanghai，2009:364－367.

［14］陳宇，牛秀卿.工作在亞閾值區(qū)CMOS OTA的研究［J］.南開大學(xué)學(xué)報(bào)(自然科學(xué))，2000，33(1):97－101.