熊熙烈,涂 虬

(上饒師范學院,江西 上饒 334001)

引言

在電子系統(tǒng)設(shè)計過程中,為了提高設(shè)計效率,縮短設(shè)計周期,人們往往會采用仿真軟件來輔助電子系統(tǒng)的設(shè)計,其中Multisim軟件就是一款比較好的電路系統(tǒng)設(shè)計和仿真工具,它提供了所見即所得的設(shè)計環(huán)境、提供了互動式仿真界面、各種常用的儀表,使得仿真比較形象直觀,是優(yōu)秀的EDA工具,也是高校電子技術(shù)實驗教學中優(yōu)秀的教學系統(tǒng)。在數(shù)字電路中,一些要求不高的場合下的時鐘信號源大多會采用由門電路所構(gòu)成的多諧振蕩器[1,2]。它具有電路結(jié)構(gòu)簡單,輸出頻率范圍寬,且它的改進型電路還可以很方便地進行頻率調(diào)節(jié)等優(yōu)點。但是在數(shù)字系統(tǒng)的Multisim仿真中由于多諧振蕩器仿真效果不佳,往往會在仿真中不直接采用多諧振蕩器產(chǎn)生時鐘信號進行仿真,而是采用虛擬信號發(fā)生器作為時鐘信號源,最后在實際電路中再使用多諧振蕩器或石英晶體振蕩器來產(chǎn)生時鐘信號。

為了解決在仿真中使用多諧振蕩器的問題,人們已提出了各種仿真方法。例如通過構(gòu)建門電路內(nèi)部電路的實際模型來實現(xiàn)仿真[3,4],或通過附加模擬電壓源和數(shù)字地的方法進行仿真[5]。前者[3,4]用于數(shù)字系統(tǒng)的仿真太過繁雜,而后者[5]的仿真結(jié)果是錯誤的,其得到的振蕩周期實際是門電路的延遲時間[3]。本文提出一種附加觸發(fā)的仿真方法,方法新穎,并且直觀簡單,較好地解決了多諧振蕩器的仿真問題。

1 CMOS門電路構(gòu)成的對稱式多諧振蕩器的仿真

圖1 CMOS門電路構(gòu)成的對稱式多諧振蕩器

由CMOS門電路構(gòu)成的對稱式多諧振蕩器電路如圖1所示。若直接進行仿真,其結(jié)果是Multisim會彈出需外加信號源的提示,仿真無法進行。究其原因是仿真電路處于一種絕對對稱的狀態(tài),沒有能引起振蕩器起振的起始信號,因此無法起振。我們知道,振蕩電路的起振是需要外加電沖擊或熱噪聲等,通過正反饋使電路信號由弱漸強而產(chǎn)生振蕩。在實際電路中振蕩器的振蕩的最初來源是振蕩器在接通電源時不可避免地存在的電沖擊及各種熱噪聲等[6],即使電路是對稱的,但由于電子元器件的離散性,使得電路中各支路或各結(jié)點的電壓和電流會有微小的差異,這種差異就相當于給電路提供擾動而起振。為此,我們在進行電路仿真時,若能在起始時給仿真電路提供一個電沖擊觸發(fā),即可讓其起振。仿真電路見圖2。圖中C3和R3構(gòu)成微分電路,電路在接通瞬間Ui處得到一正極性尖脈沖,作為電沖擊向仿真電路提供觸發(fā),電路產(chǎn)生振蕩。為得到正確的仿真結(jié)果,需修改仿真設(shè)置。在仿真(Simulate)菜單中點擊混合模式仿真設(shè)置(Mixed-mode simulation settings),出現(xiàn)使用理想模型(Use Ideal pin models)和使用實際模型(Use real pin models)兩個選項,默認為使用理想模型,應改為選擇使用實際模型。仿真結(jié)果波形見圖3。按照理論計算公式振蕩周期T=1.4R1C1=14μ s,而仿真結(jié)果T=13.378μ s,其相對誤差為4.44%,結(jié)果與理論值較為吻合。

圖2 CMOS門電路構(gòu)成的對稱式多諧振蕩器仿真電路

圖3 CMOS門電路構(gòu)成的對稱式多諧振蕩器仿真結(jié)果

電路中的微分電路的C3可取1pF～10pF,R3可取1MΩ～10MΩ,其取值對仿真結(jié)果幾乎不產(chǎn)生影響。表1給出了附加的微分電路對多諧振蕩器周期的影響的仿真結(jié)果。從表中可以看出相對誤差不大于10%,因此附加的微分電路對周期的影響極其輕微。

表1 附加微分電路對振蕩器仿真結(jié)果周期的影響(C=1000pF,R=5kΩ)

2 TTL門電路構(gòu)成的對稱式多諧振蕩器的仿真

若用TTL門電路來構(gòu)成對稱式多諧振蕩器,電路見圖4,圖中C3取值較大可防止仿真過程出現(xiàn)的寄生振蕩。仿真設(shè)置同前,其仿真結(jié)果的波形見圖5。理論上振蕩周期近似為T=1.3 RC=13μ s[7],而仿真結(jié)果T=12.823μ s,其相對誤差為1.36%。圖5中的高電平與低電平之間的階梯狀工作波形是由于仿真使用的門電路測試中具有階梯狀的電壓傳輸特性所致(見圖6對TTL非門電路的直流掃描分析結(jié)果;CMOS門電路也具有類似的傳輸特性,但其仿真的振蕩波形中階梯狀很小,不易觀察到。但這種傳輸特性不代表實際門電路的電壓傳輸特性)。若要在仿真中得到標準矩形脈沖,只需在輸出端再接一級施密特觸發(fā)器整形即可。

圖4 TTL門電路構(gòu)成的對稱式多諧振蕩器

圖5 TTL門電路構(gòu)成的對稱式多諧振蕩器仿真結(jié)果

圖6 TTL非門電路的直流掃描分析結(jié)果

3 CMOS門電路構(gòu)成的非對稱式多諧振蕩器的仿真

由CMOS門電路構(gòu)成的非對稱式多諧振蕩器電路見圖7。由于采用非對稱結(jié)構(gòu),電路無需觸發(fā)即可自行起振,但仿真設(shè)置仍需同前。振蕩波形與對稱式類似,見圖8。仿真結(jié)果T=14.597μ s,與理論值T=1.4R1C1=14μ s[8]相比有4.26%的相對誤差。

圖7 CMOS門電路構(gòu)成的非對稱式多諧振蕩器

圖8 CMOS門電路構(gòu)成的非對稱式多諧振蕩器仿真結(jié)果

4 結(jié)束語

通過修改仿真設(shè)置和附加觸發(fā)電路,較好地解決了在multisim當中用門電路構(gòu)成的多諧振蕩器的仿真所存在的諸多問題。仿真過程簡單直觀,結(jié)果也相對準確。在上述各仿真電路中,改變R和C的參數(shù),振蕩周期也隨之改變,相對誤差也會發(fā)生變化,但通過合理選擇RC參數(shù),相對誤差基本可控制在10%左右。另外,當仿真的振蕩周期在1μ s或以下數(shù)量級時,為保證正常起振,還需在仿真菜單中的交互式仿真設(shè)置(Interactive Simulation Settings)欄里修改仿真的最大步長值(減小),此時的相對誤差會相應增大。通過在Multisim軟件來仿真多諧振蕩器,比較直觀高效,有利于提高分析和設(shè)計電子電路效率,在數(shù)字電路教學中也能夠提高學生的學習興趣,幫助學生快速、牢固地掌握多諧振蕩器原理和應用。

[1]周宦銀,馬果花,田彥軍.門電路環(huán)形振蕩器仿真研究[J].現(xiàn)代電子技術(shù),2008,265(2):43～45.

[2]何香玲.多諧振蕩器的研究與仿真[J].電子技術(shù),2009,(2):53～56.

[3]張學文,王成艷.對稱式多諧振蕩器仿真研究[J].湖北師范學院學報(自然科學版),2012,32(1):10～14.

[4]沙濤,王欽友,杭建軍.門電路構(gòu)成的多諧振蕩器的仿真方法[J].現(xiàn)代電子技術(shù),2004,189(22):11～12,16.

[5]黃智偉.基于NI Multisim的電子電路計算機仿真設(shè)計與分析(修訂版)[M].北京:電子工業(yè)出版社,2011.

[6]曾興雯,劉乃安,陳健.高頻電路原理與分析[M].西安:西安電子科技大學出版社,2006.

[7]閻石.數(shù)字電子技術(shù)基礎(chǔ)(第五版)[M].北京:高等教育出版社,2006.

[8]康華光.電子技術(shù)基礎(chǔ)數(shù)字部分(第五版)[M].北京:高等教育出版社,2006.