許精明　陳小平

摘要：近年來(lái)，EDA虛擬儀器、嵌入式產(chǎn)品設(shè)計(jì)等數(shù)字電路制造技術(shù)得到了迅速發(fā)展。EDA作為計(jì)算機(jī)輔助數(shù)字電路設(shè)計(jì)技術(shù)已成為一項(xiàng)重要的產(chǎn)品設(shè)計(jì)手段。文章在闡述EDA工具環(huán)境QuartusⅡ和VHDL編程的基礎(chǔ)上，分析EDA的“概念驅(qū)動(dòng)式”設(shè)計(jì)模式的優(yōu)缺點(diǎn)、EDA實(shí)驗(yàn)項(xiàng)目?jī)?nèi)容的劃分和FPGA與CPLD。兩種芯片的不同特性及EDA實(shí)驗(yàn)室的軟硬件平臺(tái)配置等，并對(duì)基于網(wǎng)絡(luò)的現(xiàn)代EDA實(shí)驗(yàn)技術(shù)和EDA技術(shù)的發(fā)展前景進(jìn)行展望。

關(guān)鍵詞：EDA；QuartusⅡ；實(shí)驗(yàn)教學(xué)

0、引言

隨著CAX（CAD、CAM、CAT、CAE）技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化（Electronic DesignAutomation，EDA）及其在電子產(chǎn)品設(shè)計(jì)中的應(yīng)用日益廣泛。不論在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等方面，EDA都發(fā)揮著巨大的作用。教學(xué)方面，主要使學(xué)生掌握EDA的基本概念和基本原理、學(xué)習(xí)QuartusⅡ等軟件的使用與操作，掌握VHDL語(yǔ)言的編寫(xiě)規(guī)范及編程的邏輯理論與算法，進(jìn)行電子電路設(shè)計(jì)實(shí)驗(yàn)和各種應(yīng)用設(shè)計(jì)?？蒲蟹矫?，主要利用虛擬儀器進(jìn)行產(chǎn)品測(cè)試，將下載驗(yàn)證后的CPLD/FPGA器件應(yīng)用到實(shí)際儀器設(shè)備中，進(jìn)行專用集成電路ASIC和片上系統(tǒng)SoC設(shè)計(jì)等。產(chǎn)品設(shè)計(jì)與制造方面，主要進(jìn)行大規(guī)模智能產(chǎn)品的建模與設(shè)計(jì)、計(jì)算機(jī)仿真、驗(yàn)證與測(cè)試、縮短產(chǎn)品更新?lián)Q代周期等。

1、工具軟件QuartusⅡ及VHDL語(yǔ)言

1.1

QuartusⅡ的使用技巧

工具軟件的使用應(yīng)與實(shí)例開(kāi)發(fā)相結(jié)合，通過(guò)解決實(shí)際使用中遇到的問(wèn)題，熟悉各種操作功能。通常，使用工具軟件時(shí)遇到的問(wèn)題可概括為兩個(gè)方面。

（1）程序設(shè)計(jì)語(yǔ)言上的問(wèn)題。普通編程語(yǔ)言（如C++、JAVA）是面向?qū)ο?主體的編程語(yǔ)言，使用時(shí)所遇的問(wèn)題一般是算法設(shè)計(jì)思路的邏輯和語(yǔ)法格式方面的錯(cuò)誤，而VHDL語(yǔ)言是描述數(shù)據(jù)系統(tǒng)的結(jié)構(gòu)、行為、功能和接口的“概念型”編程語(yǔ)言，編程時(shí)，應(yīng)注意整體模式構(gòu)架的正確性，包括庫(kù)與程序包、實(shí)體、結(jié)構(gòu)體、配置、描述語(yǔ)句的語(yǔ)法及詞法等結(jié)構(gòu)方面的錯(cuò)誤。

從可視化角度講，VHDL語(yǔ)言分為內(nèi)外兩部分：外部為可視界面，以概念為驅(qū)動(dòng)；內(nèi)部為不可視部分，用算法完成。

（2）工具軟件操作上的問(wèn)題。用QuartusⅡ進(jìn)行電子系統(tǒng)開(kāi)發(fā)時(shí)，一般的步驟有：設(shè)計(jì)輸入、編譯、綜合、布局、布線、時(shí)序分析、仿真、編程下載等。在開(kāi)發(fā)過(guò)程中，通常會(huì)遇到一些操作上的問(wèn)題。例如，在對(duì)設(shè)計(jì)文件的初次波形仿真時(shí)，當(dāng)節(jié)點(diǎn)信號(hào)輸入（Insert Node or Bus）、信號(hào)波形（Waveform）、網(wǎng)格（Grid Size）和時(shí)間軸（End Time）大小等都設(shè)定后，如果直接進(jìn)行波形仿真的命令操作，會(huì)出現(xiàn)問(wèn)題提示：“仿真器中沒(méi)有文件（No files in simulator）”。原因在于沒(méi)有向Simulator Setting交互界面中添加波形文件。操作上的解決辦法，是從菜單Assignment→Setting…打開(kāi)設(shè)置對(duì)話框，選擇樹(shù)形目錄中的Simulator Setting項(xiàng)，在交互界面的Simulation input欄中添加正在進(jìn)行波形編輯和仿真的文件。

通常在遇到工具操作方面的問(wèn)題時(shí)，可從聯(lián)機(jī)幫助或通過(guò)網(wǎng)絡(luò)搜索引擎等途徑得到與問(wèn)題有關(guān)的解決方案及提示，提示和線索一般都可使問(wèn)題得到解決。

1.2 VHDL語(yǔ)言

VHDL語(yǔ)言是較為廣泛使用的一種EDA設(shè)計(jì)語(yǔ)言。它包括系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門(mén)級(jí)3個(gè)描述層次，并支持結(jié)構(gòu)描述、數(shù)據(jù)流描述、行為描述和這3種描述的混合描述形式。VHDL幾乎覆蓋了以往各種硬件描述語(yǔ)言的功能，在電路設(shè)計(jì)的整個(gè)過(guò)程中（不論是自頂而下還是自底向上的設(shè)計(jì)方式）都可以用VHDL來(lái)完成。

VHDL具有以下優(yōu)點(diǎn)：

（1）將設(shè)計(jì)人員的工作重心提高到系統(tǒng)功能的實(shí)現(xiàn)和調(diào)試，減少了用于物理實(shí)現(xiàn)的精力和時(shí)間。

（2）用簡(jiǎn)潔明確的代碼描述來(lái)進(jìn)行復(fù)雜的控制邏輯設(shè)計(jì)，靈活方便，便于設(shè)計(jì)結(jié)果的交流、保存和重用。

（3）不依賴于特定的器件，便于將設(shè)計(jì)映射到不同的工藝器件上去。

（4）VHDL是一種標(biāo)準(zhǔn)語(yǔ)言，眾多的EDA廠商均支持，移植性好。

1.3 “概念驅(qū)動(dòng)式”設(shè)計(jì)

由于VHDL語(yǔ)言使設(shè)計(jì)人員擺脫了電路細(xì)節(jié)的束縛，使他們可以把精力集中于創(chuàng)造性的方案與概念的構(gòu)思上，因此新的構(gòu)思理念可以迅速有效地成為產(chǎn)品，大大縮短了產(chǎn)品的研制周期。另外，由于“概念驅(qū)動(dòng)式”的高層次設(shè)計(jì)只定義系統(tǒng)的行為特性，不涉及實(shí)現(xiàn)工藝，因此在高層次設(shè)計(jì)完成后，必須在廠家綜合庫(kù)的支持下，利用綜合優(yōu)化工具將高層次的描述轉(zhuǎn)化成對(duì)具體工藝的優(yōu)化網(wǎng)表，實(shí)現(xiàn)工藝轉(zhuǎn)化。

EDA設(shè)計(jì)可分為一般規(guī)模設(shè)計(jì)和大型規(guī)模設(shè)計(jì)兩類。兩者的設(shè)計(jì)步驟基本相同，不同點(diǎn)在于：在某些設(shè)計(jì)步驟上大型規(guī)模設(shè)計(jì)增加了一些相應(yīng)的測(cè)試與仿真。

“概念驅(qū)動(dòng)式”設(shè)計(jì)的總體步驟如下：

（1）按照“自頂而下”的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分。

（2）輸入VHDL代碼或圖形。代碼輸入的優(yōu)點(diǎn)是可以按照設(shè)計(jì)者的構(gòu)思生成新的功能器件。

（3）對(duì)設(shè)計(jì)輸入進(jìn)行編譯、綜合、優(yōu)化處理及仿真，生成門(mén)級(jí)描述的網(wǎng)表文件。對(duì)于大型規(guī)模電路的設(shè)計(jì)，要進(jìn)行代碼級(jí)的功能仿真，主要用于檢驗(yàn)系統(tǒng)功能設(shè)計(jì)的正確性。因?yàn)榇笮驮O(shè)計(jì)在綜合、適配時(shí)要花費(fèi)數(shù)小時(shí)的時(shí)間，因此在綜合、適配前對(duì)源代碼進(jìn)行仿真，可大大減少返回修改的重復(fù)次數(shù)和時(shí)間。一般規(guī)模電路的設(shè)計(jì)，可略去代碼級(jí)的功能仿真這一步。

綜合優(yōu)化是針對(duì)ASIC芯片供應(yīng)商的某一產(chǎn)品進(jìn)行的，因此綜合的過(guò)程要在相應(yīng)的廠家綜合庫(kù)支持下完成。編譯、綜合、優(yōu)化處理是將VHDL代碼的概念描述轉(zhuǎn)化為硬件電路，實(shí)現(xiàn)以格式化形式描述電路的結(jié)構(gòu)。綜合后，可利用生產(chǎn)的網(wǎng)表文件進(jìn)行適配前的時(shí)序仿真，仿真過(guò)程不涉及具體器件的特性。endprint

（4）利用適配器件將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射，包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配完成后，產(chǎn)生多項(xiàng)設(shè)計(jì)結(jié)果：適配報(bào)告（包括芯片內(nèi)部資源利用情況），設(shè)計(jì)的布爾方程描述，適配后的仿真模型，器件編程文件。根據(jù)適配后的仿真模型，可以進(jìn)行適配后的時(shí)序仿真。由于已經(jīng)得到器件的實(shí)際硬件特性（如延時(shí)特性），因此仿真結(jié)果能比較精確地預(yù)期未來(lái)芯片的實(shí)際性能。如果仿真結(jié)果達(dá)不到設(shè)計(jì)要求，就需要修改VHDL源代碼或選擇不同速度品質(zhì)的器件，直至滿足設(shè)計(jì)要求為止。

（5）將編程文件通過(guò)編程器或下載電纜載入到目標(biāo)芯片CPLD/FPGA中。

2、EDA實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)及其類型

EDA的實(shí)驗(yàn)項(xiàng)目很多，應(yīng)用范圍很廣。對(duì)于教學(xué)實(shí)驗(yàn)來(lái)說(shuō)，可分為3類：驗(yàn)證型實(shí)驗(yàn)、綜合型實(shí)驗(yàn)和創(chuàng)新開(kāi)發(fā)型實(shí)驗(yàn)。驗(yàn)證型實(shí)驗(yàn)為基礎(chǔ)實(shí)驗(yàn)，電路較簡(jiǎn)單，一般為必做實(shí)驗(yàn)；綜合型實(shí)驗(yàn)的電路功能較復(fù)雜，主要針對(duì)學(xué)習(xí)與實(shí)踐動(dòng)手能力較好的學(xué)生開(kāi)設(shè)，一般為選做實(shí)驗(yàn)；創(chuàng)新開(kāi)發(fā)型實(shí)驗(yàn)為專項(xiàng)研究型實(shí)驗(yàn)，內(nèi)容具有一定的難度和創(chuàng)新性，用于針對(duì)參加專項(xiàng)競(jìng)賽和具備較高發(fā)展?jié)摿Φ膶W(xué)生進(jìn)行訓(xùn)練。

下面列出各類型實(shí)驗(yàn)中的項(xiàng)目：

（1）驗(yàn)證型實(shí)驗(yàn)：

①計(jì)數(shù)器及移位寄存器實(shí)驗(yàn)；

②發(fā)光二極管點(diǎn)陣顯示器實(shí)驗(yàn)；

③交通燈自動(dòng)控制器實(shí)驗(yàn)；

④功率放大器；

⑤時(shí)鐘控制器實(shí)驗(yàn)；

⑥多功能數(shù)字鐘實(shí)驗(yàn)。

（2）綜合型實(shí)驗(yàn)：

①量程自動(dòng)轉(zhuǎn)換型數(shù)字式頻率計(jì)；

②電子琴；

③音樂(lè)噴泉設(shè)計(jì)；

④MP3播放器；

⑤數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)；

⑥D(zhuǎn)DS直接數(shù)字合成任意波形發(fā)生器；

⑦智能家居電器；

⑧煙霧、溫度、位置限定等各種報(bào)警器；

⑨程控電源；

⑩虛擬邏輯分析儀；

[11]電梯控制電路；

[12]汽車(chē)狀態(tài)記錄儀。

（3）創(chuàng)新開(kāi)發(fā)型實(shí)驗(yàn)：

①電腦無(wú)線通信；

②無(wú)線電數(shù)據(jù)收發(fā)器；

③模擬乒乓球比賽游戲電路實(shí)驗(yàn)；

④低頻對(duì)講機(jī)；

⑤精密數(shù)控電源及函數(shù)發(fā)生器；

⑥數(shù)字式信號(hào)調(diào)制發(fā)射器；

⑦利用PC機(jī)打印接口的頻率計(jì)；

⑧語(yǔ)音識(shí)別與控制；

⑨大廳人數(shù)感知器；

⑩運(yùn)載機(jī)器人的語(yǔ)音控制系統(tǒng)；

[11]變速風(fēng)扇控制器；

[12]距離傳感顯示器的數(shù)據(jù)采集時(shí)鐘電路；

[13]無(wú)線電遙控系統(tǒng)。

對(duì)于EDA實(shí)驗(yàn)，學(xué)生可先在自己的計(jì)算機(jī)上做好波形仿真，再到實(shí)驗(yàn)室進(jìn)行下載驗(yàn)證。這是EDA實(shí)驗(yàn)簡(jiǎn)易、方便和靈活的優(yōu)越之處。

下載芯片的選用一般有FPGA與CPLD兩種，前者具有運(yùn)行速度極快的優(yōu)點(diǎn)，但斷電即丟失所下載的系統(tǒng)；后者具有斷電不丟失定制的優(yōu)點(diǎn)。

3、EDA實(shí)驗(yàn)室的軟硬件系統(tǒng)及配置

EDA實(shí)驗(yàn)室應(yīng)由一整套硬件設(shè)施及EDA軟件環(huán)境構(gòu)成。最基礎(chǔ)的硬件配置是計(jì)算機(jī)、實(shí)驗(yàn)箱及網(wǎng)絡(luò)平臺(tái)。計(jì)算機(jī)達(dá)到中高檔配置的要求即可，配置的高低只影響EDA工具的運(yùn)行速度與設(shè)計(jì)的仿真速度，對(duì)效果無(wú)直接影響。實(shí)驗(yàn)箱可采用不同的第三方供應(yīng)商產(chǎn)品，包括國(guó)內(nèi)產(chǎn)商和國(guó)外產(chǎn)商。

軟件配置一般用QuartusⅡ軟件工具及相關(guān)配套組件。測(cè)試分析儀器包括頻率信號(hào)發(fā)生器、邏輯筆、數(shù)字萬(wàn)用表、示波器與邏輯分析儀。CPLD/FPGA下載板用于將設(shè)計(jì)的電路下載到板上，完成芯片制造。

在QuartusⅡ上進(jìn)行設(shè)計(jì)輸入、軟件仿真、引腳定位后，與CPLD/FPGA組合就可以下載到Ic芯片上，接著用邏輯分析儀對(duì)硬件電路進(jìn)行時(shí)序測(cè)試。

4、EDA技術(shù)在嵌入式產(chǎn)品設(shè)計(jì)中的作用與意義

為使設(shè)計(jì)者方便地為用戶設(shè)計(jì)出不同檔次、不同功能需求的產(chǎn)品，滿足用戶在靈活和個(gè)性化上的要求，現(xiàn)代的專用集成電路（ASIC）產(chǎn)品一般都包含了32-bit處理器、類似ROM、RAM、EEPROM、Flash的存儲(chǔ)單元和其他功能模塊。這些ASIC芯片（常被稱為片上系統(tǒng)SoC）與具有現(xiàn)場(chǎng)可編程功能的門(mén)陣列FPGA相結(jié)合，可使產(chǎn)品達(dá)到更高程度的自適應(yīng)和智能可編程能力。ASIC提供產(chǎn)品的核心功能及軟硬框架，包括IP核心、Flash存儲(chǔ)單元中的程序模塊和I/O單元；FPGA提供現(xiàn)場(chǎng)可編程的擴(kuò)展功能空間，與ASIC組合實(shí)現(xiàn)產(chǎn)品的最優(yōu)、易用、低成本、多功能集成等。

ASIC的優(yōu)點(diǎn)在于專用、量身定制和執(zhí)行速度較快；FPGA的優(yōu)點(diǎn)是可編程、靈活和個(gè)性化。若每次的產(chǎn)品更新?lián)Q代都用FPGA設(shè)計(jì)完成，則會(huì)使成本增高，因此只能在小批量產(chǎn)品的設(shè)計(jì)中使用。若是大規(guī)模生產(chǎn)的產(chǎn)品，應(yīng)采用ASIC設(shè)計(jì)，制造出專用集成電路芯片并批量生產(chǎn)，使成本降低。

在實(shí)際應(yīng)用中，將ASIC設(shè)計(jì)與FPGA設(shè)計(jì)相結(jié)合，采用“芯片級(jí)”嵌入設(shè)計(jì)思路，把可編程邏輯器件FPGA嵌入ASIC的標(biāo)準(zhǔn)單元和邏輯模塊中，搭配出不同層次和價(jià)位的EDA嵌入式產(chǎn)品，滿足用戶在不同應(yīng)用領(lǐng)域、不同計(jì)算類型中對(duì)新型芯片產(chǎn)品的需求。

5、基于網(wǎng)絡(luò)的現(xiàn)g：EDA實(shí)驗(yàn)技術(shù)

隨著網(wǎng)絡(luò)應(yīng)用的不斷發(fā)展，基于網(wǎng)絡(luò)平臺(tái)的EDA實(shí)驗(yàn)技術(shù)已在EDA教學(xué)中得到應(yīng)用。它改變了傳統(tǒng)的實(shí)驗(yàn)教學(xué)模式，帶來(lái)了新的生機(jī)和活力。在EDA網(wǎng)絡(luò)平臺(tái)上可提供實(shí)驗(yàn)演示、遠(yuǎn)端存儲(chǔ)、資源共享和互動(dòng)式教學(xué)等內(nèi)容。

基于Internet的實(shí)驗(yàn)平臺(tái)能夠滿足網(wǎng)絡(luò)大學(xué)和分布式教學(xué)模式中的實(shí)驗(yàn)教學(xué)需求。多客戶一多服務(wù)器的系統(tǒng)工作模式實(shí)現(xiàn)設(shè)備的分時(shí)共享，能夠有效地節(jié)約投資?；贗nternet的實(shí)驗(yàn)平臺(tái)是一個(gè)開(kāi)放的系統(tǒng)，它可以支持不同公司、不同型號(hào)的FPGA/CPLD設(shè)計(jì)實(shí)驗(yàn)。現(xiàn)代EDA實(shí)驗(yàn)室也將是開(kāi)放的實(shí)驗(yàn)室，不受時(shí)間、地理位置限制的實(shí)驗(yàn)室，不限制設(shè)計(jì)思路、有利于創(chuàng)新人才培養(yǎng)的實(shí)驗(yàn)室。

從長(zhǎng)遠(yuǎn)角度來(lái)看，EDA網(wǎng)絡(luò)平臺(tái)應(yīng)在以下幾方面做進(jìn)一步擴(kuò)充與改進(jìn)。

（1）資源共享方式的多樣化?，F(xiàn)在的EDA網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)一般都是局限于某些特定的用戶，如擁有實(shí)驗(yàn)平臺(tái)的高校自身及其同盟的高校。這些各自獨(dú)立運(yùn)行的平臺(tái)在功能上存在不同的優(yōu)缺點(diǎn)，不能實(shí)現(xiàn)優(yōu)勢(shì)互補(bǔ)，并造成一定程度的重復(fù)勞動(dòng)和浪費(fèi)。因此應(yīng)建立功能全面、元件庫(kù)齊備、電路參數(shù)正確性、校驗(yàn)性能強(qiáng)的統(tǒng)一、綜合、標(biāo)準(zhǔn)的網(wǎng)絡(luò)虛擬實(shí)驗(yàn)平臺(tái)。只要用戶下載安裝客戶端并申請(qǐng)注冊(cè)，就可共享基于網(wǎng)絡(luò)的數(shù)字化實(shí)驗(yàn)環(huán)境，從數(shù)字化實(shí)驗(yàn)室管理界面進(jìn)入不同的實(shí)驗(yàn)室空間，進(jìn)行不同的訓(xùn)練內(nèi)容或課題，完成在線設(shè)計(jì)、在線仿真和控制、上傳文件至服務(wù)器、與其他用戶的在線交流等內(nèi)容。

（2）更強(qiáng)的互動(dòng)性和信息化管理措施。在基于Internet的實(shí)驗(yàn)平臺(tái)上，學(xué)生應(yīng)能夠通過(guò)網(wǎng)絡(luò)將設(shè)計(jì)結(jié)果下載到遠(yuǎn)程實(shí)驗(yàn)室中的FPGA/CPLD芯片上，并借助于遠(yuǎn)程測(cè)試系統(tǒng)，完成實(shí)驗(yàn)結(jié)果的驗(yàn)證、分析，同時(shí)也達(dá)到了實(shí)驗(yàn)設(shè)備共享的目的。在遠(yuǎn)程實(shí)驗(yàn)中運(yùn)用數(shù)字電路測(cè)試技術(shù)，使虛擬仿真的結(jié)果變成真實(shí)電路的效果。通過(guò)網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)，教師應(yīng)具備更強(qiáng)的管理能力，例如，在網(wǎng)上批閱學(xué)生提交的作業(yè)，查詢學(xué)生向本課程所提的問(wèn)題，實(shí)時(shí)地解釋并通過(guò)網(wǎng)絡(luò)將答案發(fā)送給學(xué)生等。學(xué)生對(duì)課程內(nèi)容若有疑問(wèn)或不理解，通過(guò)實(shí)驗(yàn)網(wǎng)絡(luò)向教師詢問(wèn)，學(xué)生詢問(wèn)的問(wèn)題存放在后臺(tái)的數(shù)據(jù)庫(kù)中，以備教師查看和使用。在交流的同時(shí)教師從網(wǎng)上掌握學(xué)生的學(xué)習(xí)狀況，并對(duì)學(xué)生進(jìn)行考核。對(duì)注冊(cè)用戶進(jìn)行水平測(cè)試，以便指導(dǎo)注冊(cè)用戶的學(xué)習(xí)，如幫助學(xué)員安排學(xué)習(xí)計(jì)劃等，對(duì)學(xué)員學(xué)習(xí)效果做出評(píng)估?？己讼到y(tǒng)由試題庫(kù)、注冊(cè)系統(tǒng)、試題生成模塊、考卷批閱系統(tǒng)、成績(jī)查詢系統(tǒng)、學(xué)習(xí)計(jì)劃自動(dòng)生成系統(tǒng)等構(gòu)成。

6、結(jié)語(yǔ)

本文對(duì)EDA實(shí)驗(yàn)教學(xué)及實(shí)驗(yàn)室系統(tǒng)配置進(jìn)行了探討，對(duì)不同實(shí)驗(yàn)環(huán)境進(jìn)行了分析與闡述。對(duì)于基于網(wǎng)絡(luò)的EDA實(shí)驗(yàn)平臺(tái)提出了相應(yīng)的進(jìn)一步改進(jìn)措施，以使EDA設(shè)計(jì)功能更強(qiáng)、數(shù)字邏輯電路功能的仿真精確度更高、電路參數(shù)的實(shí)際正確性更好。

EDA是一門(mén)新興的計(jì)算機(jī)輔助數(shù)字電路設(shè)計(jì)技術(shù)，其應(yīng)用前景廣闊。在很多數(shù)字電路設(shè)計(jì)中都能得到應(yīng)用，使產(chǎn)品的設(shè)計(jì)周期和制造周期大大縮短，且成本更低。因此對(duì)EDA技術(shù)的深入研究是必要的，且很多內(nèi)容，尤其應(yīng)對(duì)其在新產(chǎn)品設(shè)計(jì)的適用范圍上作進(jìn)一步研究。endprint