劉 豐 蘇新虹 胡新星

（珠海方正印刷電路板發(fā)展有限公司，廣東 珠海 519170）

在計算機，通信，視頻和網(wǎng)絡(luò)系統(tǒng)等電子信息領(lǐng)域，隨著數(shù)字系統(tǒng)設(shè)計人員越來越高地追求時鐘和數(shù)據(jù)速率，信號完整性作為一個需求不斷增長的性能，已漸漸占據(jù)電子系統(tǒng)性能的優(yōu)先級位置。在今天的高工作頻率下，任何影響到信號的上升時間，脈沖寬度，定時抖動或噪聲含量都會影響系統(tǒng)級的可靠性。

印制電路板（PCB）是電子設(shè)備結(jié)構(gòu)中裝載組件的平臺，同時提供了部件之間重要的電氣連接。幾乎所有的信號完整性問題都開始和結(jié)束于PCB。近年來，高密度超大規(guī)模集成電路、更高的處理速度的要求和更快的數(shù)據(jù)傳輸速率，導(dǎo)致PCB變得越來越復(fù)雜。

PCB的信號完整性問題越來越突出，如何正確設(shè)計以降低PCB本身的損耗已成為一個既符合成本效益又關(guān)乎功能性的課題，越來越多的PCB制造商加入到了研究PCB信號完整性中，而這一切的前提便是PCB信號完整性測試。

要判斷一個系統(tǒng)的好壞，首先就需要精確的測試工作，當(dāng)年，PCB制造行業(yè)僅僅滿足于線路阻抗合格的時代已逐漸遠去，代之的是更嚴格的阻抗控制標(biāo)準和插入損耗標(biāo)準。

圖1 高速PCB、電子產(chǎn)品與信號完整性

1 PCB信號完整性和阻抗控制

業(yè)內(nèi)有句話說得好，做得好阻抗，不一定做得好信號完整性；做不好阻抗，就一定做不好信號完整性。阻抗控制是PCB信號完整性中十分重要的一環(huán)。業(yè)界目前一般應(yīng)用TDR來測試線路的阻抗。阻抗在時域范疇內(nèi)分析，作為時間的函數(shù)，將沿著線路長度方向波動。

1.1 基于TDR的阻抗測試

1.1.1 歷史

TDR（Time Domain Refl ector，時域反射計）測試最早始于20世紀30年代后期，開始被地質(zhì)學(xué)家和其他科學(xué)家所關(guān)注。他們認識到土壤，巖石等材料的介電特性與其水分含量之間有顯著關(guān)系。到20世紀60年代已經(jīng)廣泛應(yīng)用于電子信息行業(yè)。

1.1.2 原理

TDR的工作原理同于雷達。設(shè)備使用脈沖或階躍信號發(fā)生器，發(fā)射一個快速邊沿的信號，沿著電纜傳導(dǎo)下來，入射和反射電壓波由在線路上的特定點的寬帶示波器監(jiān)視。通過測量輸入電壓之比的反射電壓的計算簡單的不連續(xù)的阻抗。當(dāng)該信號到達電纜末端，或電纜故障點時，部分或全部的脈沖能量將被反射回至發(fā)射端，此時不連續(xù)點可以通過時間的函數(shù)確定。不連續(xù)（容性或感性）的類型也可以通過響應(yīng)來判斷。

1.2 阻抗控制

1.2.1 線路阻抗測試

對于線路阻抗測試，在線路板廠中間流行的一種方法是在大板板邊增加阻抗測試條，模擬客戶提供的各種阻抗規(guī)格，測試條長度一般在100 mm（4 in）到150 mm（6 in）之間，且PCB廠家有各自的標(biāo)準。圖2所示。

圖2 板邊阻抗條

這種做法存在很大風(fēng)險：阻抗條本身靠近板邊，線路蝕刻效果與板內(nèi)信號線存在較大差異，同樣，層壓時板邊流膠量相對較大，存在介質(zhì)層偏薄的風(fēng)險……在這些工藝因素的限制下，要使板邊阻抗條能夠準確反映出板內(nèi)阻抗的大小，對設(shè)備能力和工程設(shè)計技巧的要求是非常高的。

圖3 阻抗波形中某一段無法代表整個阻抗值

至于測試標(biāo)準，業(yè)界也一直無法統(tǒng)一。更多的是線路板廠在測量阻抗時，按照各自對阻抗測量的理解設(shè)定品質(zhì)標(biāo)準。例如，究竟是以哪一段的阻抗作為阻抗條最終取值難以確定，有很多公司以50%～70%的阻抗波形平均值作為最終阻抗值，于是按這樣的取值標(biāo)準，其他波段的阻抗變化無法反映在內(nèi)，從而導(dǎo)致阻抗監(jiān)控失效。如圖3所示。也有公司取全波段的阻抗平均值作為結(jié)果，這造成了另一個問題，與阻抗線連接的過孔通常會拉低或者拉高阻抗線本身的阻抗值，且過孔引入的不確定因素相當(dāng)高。如圖4所示。

另外，當(dāng)阻抗條達到一定長度時[如：大于200 mm（8 in）]，在遠端會由于損耗的原因，造成波形末端上翹，阻抗值向上波動的情況。當(dāng)然，在當(dāng)前技術(shù)水平下還不至于影響整體阻抗值。

圖4 過孔阻抗變化拉低全波段阻抗

以現(xiàn)有的PCB發(fā)展水平來看，更為穩(wěn)妥和現(xiàn)實的方法是：（1）阻抗條拼在大板內(nèi)，而非靠近板邊；（2）有條件的板廠盡量使用可調(diào)間距的差分阻抗探頭（圖5）監(jiān)控板內(nèi)的差分阻抗線，而非阻抗條數(shù)據(jù)；（3）阻抗條長度在合適的范圍內(nèi)，一般保證阻抗線長200 mm（4 in）即可。阻抗波形讀取25%～75%區(qū)間最大、最小值和平均值。

圖5 間距可調(diào)差分阻抗探頭

1.2.2 過孔阻抗測試

幾乎沒有客戶會要求PCB供應(yīng)商測量過孔阻抗，但很多情況下，PCB損耗過高很大一部分是過孔阻抗與傳輸線阻抗不匹配問題導(dǎo)致的。當(dāng)過孔與傳輸線阻抗相差過大時，會由于反射而引起信號的衰減，影響PCB信號完整性。

通過一個案例說明過孔阻抗對PCB損耗的影響。如表1為同一種材料，按相同的疊構(gòu)、線路規(guī)格等在其內(nèi)層L5層分別制作一對200 mm（4 in）長的差分帶狀線，經(jīng)由過孔引出。過孔分別在兩家具有不同規(guī)模和技術(shù)水平的工廠制得，兩家工廠制作的過孔阻抗相差甚遠，且孔阻抗與線路阻抗差別較大的，其傳輸線總體損耗值增加了0.1 dB/in，這是十分可怕的。

表1 不同過孔阻抗差分帶狀線的損耗測試結(jié)果

PCB過孔相對很短，其阻抗與孔徑大小、焊盤、反焊盤都有聯(lián)系。PCB設(shè)計者在研發(fā)伊始會做細致而復(fù)雜的仿真實驗，其中就包含過孔的影響因素在內(nèi)。以現(xiàn)階段的傳輸速率和留給PCB的損耗余量，只要PCB供應(yīng)商能夠按設(shè)計者的要求加工，過孔阻抗就還沒有達到非控不可的地步。但高端服務(wù)器、路由器等產(chǎn)品中有數(shù)以萬計的過孔，互相之間有千絲萬縷的聯(lián)系，一旦過孔阻抗失配，將嚴重影響PCB功能。

小結(jié)：做好阻抗控制是保證PCB信號完整性的前提，從前15%的阻抗控制公差已無法滿足PCB高速產(chǎn)品需要，業(yè)內(nèi)已有7%的阻抗公差標(biāo)準，這意味著，在高速時代對PCB阻抗控制要求必將越來越嚴苛。

有越來越多的PCB制造商已引入先進的仿真技術(shù)，對PCB工程設(shè)計和工藝進行仿真，尋求改善阻抗的最佳參數(shù)，這種理念也同樣適用于對過孔阻抗的優(yōu)化和控制，利用仿真工具輔助PCB制造，將成為新的技術(shù)趨勢。

2 PCB信號完整性測量

信號完整性是一個廣義的概念，包括由于互連、電源、器件、PCB等引起的所有信號質(zhì)量及延時問題，從而造成誤碼、信號畸變等問題，這些都是信號完整性問題。對于裸板PCB，信號完整性的研究相對來說比較簡單， 這里只針對插入損耗測量加以闡述。

2.1 基于VNA（矢量網(wǎng)絡(luò)分析儀）的測試

2.1.1 歷史

在20世紀60年代，安捷倫推出了第一臺8407射頻網(wǎng)絡(luò)分析儀，惠普公司研發(fā)出8410網(wǎng)絡(luò)分析儀，最高可掃頻到12 GHz，到了80年代中期，網(wǎng)絡(luò)分析儀起到了長足的發(fā)展和廣泛的應(yīng)用。

2001年，安捷倫E5071C投入市場，它是第一臺在大批量應(yīng)用中測試四端口網(wǎng)絡(luò)參數(shù)的儀器，動態(tài)范圍20 GHz。2006年，可達67 GHz超高測試頻率的PNA誕生。

2.1.2 基于VNA的PCB信號完整性測試

矢量網(wǎng)絡(luò)分析儀（VNA）號稱動態(tài)范圍最廣的測試設(shè)備，當(dāng)測試頻率超過15GHz時，沒有任何設(shè)備可以如VNA一樣游刃有余地觀察待測物在高頻段的信號完整性特征。它測量待測物的S參數(shù)，來達到測試信號完整性的目的。

VNA功能強大，本身一般集成TDR選件，可以同時測量待測物的時域和頻域特性，包括阻抗、插入損耗、回波損耗、眼圖等，直觀而且方便，測試快捷迅速，耗時短。

隨著高速時代的到來，矢量網(wǎng)絡(luò)分析儀已經(jīng)被引進到越來越多的PCB廠家內(nèi)。VNA測試需要復(fù)雜的校正程序以保證其精度，也需要有專門的VNA測試coupon設(shè)計，而考慮到拼版利用率等實際因素，常規(guī)的PCB是不具備專門的VNA測試coupon的。

VNA測試需要高精度的外圍配件，如電纜、連接頭或探針等。要在PCB裸板信號測試中得到精度的數(shù)據(jù)，就必須去除這些配件的影響，進而需要細致的校正工作。VNA提供多種校正方法，精度要求不高時，使用傳統(tǒng)的Deskew方法即可；要得到高精度，就需要進行TRL（Thru、Reflect、Line）校準。一個高精度的TRL校準程序包含開路、短路、負載、thru的校準，對于不同頻率段的測量，還包括相對應(yīng)的從低頻到高頻區(qū)間的校準圖形（圖6）。業(yè)界一直沒有停止追求VNA和TRL校準精度的腳步。

圖6 TRL校準設(shè)備和常用圖形

當(dāng)然，VNA 也并不是萬能的，它的精確度是建立在復(fù)雜校準的基礎(chǔ)上；此外，VNA也不能直接在直流情況下進行測量，當(dāng)被測件很長時（電纜），完成低頻測量也要花費很長時間。這就是VNA和TDR相結(jié)合的魅力，矢量網(wǎng)絡(luò)分析儀搭配時域反射計的測試方法已完美地覆蓋了信號測試的各個頻率范圍。

使用VNA測試PCB信號完整性性能，需要注意以下幾點：

（1）需要建立完善的測量校準體系。PCB制造商通常需要建立專用的校準模型和測試模型（圖7）。設(shè)備方面，電纜、校準器件、連接頭或探針是必不可少的，如今一臺VNA已經(jīng)整合了從時域到頻域測量的所有模塊和插件，極大地方便了使用者。

圖7 VNA測試模型

（2）對于PCB廠商而言，主要壓力來源于客戶對PCB產(chǎn)品損耗、阻抗等電性要求，而板材供應(yīng)商對這方面的支持又少，因此在測量中，PCB廠商應(yīng)著重于材料電氣特性和PCB工程設(shè)計合理性等方面的研究。如在特定頻率下某材料裸板PCB的損耗和阻抗等，PCB廠商逐步收集到這些信息，建立自己的數(shù)據(jù)記錄系統(tǒng)，做到心中有數(shù)，最主要的，依靠VNA設(shè)備，PCB廠家可以更接近和了解客戶需求，有利于技術(shù)提升。

小結(jié)：VNA功能的強大不言而喻，作為PCB制造商，引進VNA設(shè)備在未來的競爭中十分必要。隨著高速PCB的發(fā)展，設(shè)計者和制造商的距離將越來越近，合作也必將更加緊密。

2.2 基于SET2DIL理論的插入損耗測量：

VNA具有高精度和高動態(tài)范圍的測量，但由于其測量基于復(fù)雜而嚴密的校準工作和測試coupon的限制，VNA仍然沒有用于批量PCB產(chǎn)品的監(jiān)控上。而SET2DIL則通過在犧牲了部分頻率下精度的方式，將傳統(tǒng)的實驗室測試發(fā)展到了更廣泛的批量生產(chǎn)中去。

2.2.1 歷史

基于傳統(tǒng)的四端口測量插入損耗的模式（如圖8）需要同時在差分線的兩端測量收集測試結(jié)果，耗時耗力，成本也非常高。

圖8 傳統(tǒng)四端口測量損耗（左圖來自INTEL）

INTEL于2010年提出了SET2DIL測試理論，SET2DIL即single ended TDR/TDT test to derive differential loss，意為通過單端的TDR/TDT測試推導(dǎo)差分損耗的方法。

這種方式可以使測量者僅用一個專用探頭、在一端測試（如圖9），即可得到差分線的損耗值，相對于傳統(tǒng)四端口測量節(jié)省了大量的時間和人力物力。

2.2.2 基于SET2DIL的PCB插損測試

測試設(shè)備上，配置十分簡單，只需一臺TDR（一般頻率范圍0～20 GHz，PCB廠家通常用作阻抗測試機）、INTEL授權(quán)的SET2DIL測試軟件、專用SET2DIL測試探頭和高頻同軸電纜即可?？傮w配置比VNA價格低很多，由于TDR幾乎是每個PCB工廠必不可少的設(shè)備，因此額外的投入也僅僅是軟件和探頭費用而已。

SET2DIL測試的校準流程也很方便，連接儀器、電腦和配件后，只需對整個系統(tǒng)做一次或幾次Deskew，將信號時延同步到可接受范圍內(nèi)（如1 ps）即可。接下來測試按軟件提示進行，測量完成后，允許使用者保存原始數(shù)據(jù)、測試波形和插入損耗值等等。

由于SET2DIL所測量的DUT（Device Under Test，被測物）都是相互獨立的，PCB廠商只需要在板邊針對所需要的層別和阻抗線增加coupon條即可，幾乎不占用拼版資源。隨著SET2DIL技術(shù)的應(yīng)用和推廣，已經(jīng)有越來越多的終端客戶在自己的產(chǎn)品上增加SET2DIL測試模塊，達到監(jiān)控產(chǎn)品損耗的目的。

當(dāng)然，SET2DIL也有一些先天的不足之處，如：

（1）由于SET2DIL本身的算法包含有近似的理論成分，因此其有效性和準確性僅在一定的頻率范圍內(nèi)能夠得到保證，區(qū)間大約在2 GHz到12 GHz，超出這個范圍的測試值和理論擬合值則會存在較大的偏差，影響結(jié)果的可信度。事實上，這個區(qū)間對于當(dāng)今大多數(shù)的服務(wù)器或路由器產(chǎn)品已經(jīng)足夠；

（2）SET2DIL的探頭為GSSG（地-信號-信號-地）形式，探針直徑約0.1 mm（4 mil）左右，十分脆弱，接地片材質(zhì)也很薄，非常容易損壞，一般一支全新探頭的使用壽命在3000～5000個測試點不等，這給PCB工廠的成本帶來很大負面影響。相信隨著SET2DIL探頭的應(yīng)用越來越普遍，探頭供貨商增多和質(zhì)量更好，這種情況會逐步改善。

小結(jié)：批量產(chǎn)品測量損耗是行業(yè)發(fā)展的趨勢，僅僅在實驗室內(nèi)測試PCB產(chǎn)品損耗已成為過去，未來，必將有更成熟的SET2DIL測試方法產(chǎn)生。

圖9 兩端口損耗測試和SET2DIL測

3 Dk、Df提取

PCB在設(shè)計阻抗時一定會用到基材Dk值，這些Dk值最開始都是從板材供應(yīng)商處得到。材料供應(yīng)商流行的測量Dk的方法則是空腔諧振測試法（Cavity Resonance），測試樣片為純基材，根據(jù)特定的頻率下的共振情況推導(dǎo)出材料的Dk值。

然而，PCB加工過程中，涉及大量化學(xué)藥水和機械處理、熱處理，材料的Dk和Df水平也將相應(yīng)發(fā)生變化。在過去的低速時代，PCB產(chǎn)品主要考慮材料熱可靠性，產(chǎn)生了一大批性能優(yōu)良的無鉛PCB板材。這些板材填料較為簡單，電性能相對穩(wěn)定。有的材料已應(yīng)用近十年，Dk值已經(jīng)被長期的生產(chǎn)過程驗證，基本不會有太大的偏差。但新材料，板材供應(yīng)商提供的Dk已被證明出與實際生產(chǎn)經(jīng)驗值存在顯著差異，最大甚至可達到0.3左右的偏差。這對于阻抗精度控制是十分不利的。

于是，從PCB設(shè)計終端到PCB制造商，對于準確提取Dk值的研究工作開始了。有傳統(tǒng)的基于簡單的阻抗線切片和POLAR阻抗計算模型的反推法，這種方法無需額外的投入，只需制作PCB阻抗測試Coupon，通過切片測試和軟件計算即可得到。然而這種測試方法忽略了頻率的影響，同時引入了很大的測量誤差，且無法得到Df的有關(guān)信息。

一種新型的Dk、Df提取方法基于VNA測試，首先通過專用測試Coupon提取單端帶狀線的S參數(shù)S1，接下來從提取的群延時計算出粗略Dk值作為其中一個變量；再通過專用軟件生成一條單端帶狀線模型，操作者根據(jù)板材廠商提供的Df值設(shè)置另外的變量，把它和前面Dk一起代入帶狀線模型中仿真，并與實際測量得到的單端帶狀線參數(shù)S1擬合，當(dāng)擬合度達到要求時，提取當(dāng)時的Dk、Df即可。這種提取方法可以達到相當(dāng)高的精度，并已被實驗室測試成功驗證，其相位精度可達到小于5度的偏差（圖10）。

圖10 DkDf提取軟件精度的相位驗證

小結(jié)：Dk、Df的研究對PCB供應(yīng)商來說至關(guān)重要，特別是Dk的研究，直接關(guān)系到PCB廠商的阻抗控制能力。選擇一種好的方法測量Dk，建立材料Dk數(shù)據(jù)庫，對PCB供應(yīng)商技術(shù)能力提升十分有益。

4 總結(jié)

高速PCB的發(fā)展日新月異，PCB信號完整性測試是發(fā)展高端信號完整性技術(shù)的基石，VNA測量技術(shù)、SET2DIL技術(shù)以及Dk/Df提取技術(shù)是其中最具代表性的技術(shù)，并具有相當(dāng)高的實用性，這些技術(shù)，在不久的將來必將得到長足的發(fā)展和優(yōu)化，PCB廠家應(yīng)該將這些先進的測試方法作為技術(shù)儲備，以應(yīng)對高速時代帶來的挑戰(zhàn)。

[1]張賢士. 信號完整性基礎(chǔ)知識[M]. 中興通訊上海第一研究所, 2000:25.

[2]張木水, 李玉山. 信號完整性分析與設(shè)計[M]. 電子工業(yè)出版社, 2010, 2,47,88.

[3]于爭. 信號完整性揭秘[M]. 機械工業(yè)出版社,2013:110,184.

[4]Jeff Loyer和Richard Kunze. SET2DIL: Method to Derive Differential Insertion Loss from Single-Ended TDR/TDT Measurements[C]. 英特爾技術(shù)論文, 2010:3,4,5,6.Agilent. Agilent Time Domain Analysis Using a

[5]Network Analyzer[C]. 安捷倫技術(shù)論文:5,6.Roger Stancliff和Joel Dunsmore, The Evolution of

[6]RF/Microwave Network Analyzers, 安捷倫技術(shù)論文:2,3,4,5.