陳韶華

摘 要：隨著我國科學技術的發(fā)展，需要運用到集成電路的領域越來越多，如民用領域、軍事領域等。而且集成電路的發(fā)展非常迅速，有效推動了相關設備和領域的發(fā)展。我國對集成電路技術的研究較晚，為了使其能夠跟上國際發(fā)展步伐，推動我國電子技術的進步及相關儀器的維護，需要加強對集成電路的自動化集成方法的研究。本文主要分析了集成電路技術的發(fā)展現(xiàn)狀，闡述了集成電路技術的應用領域，并針對中小規(guī)模集成電路的自動化集成方法研究及應用進行了探討。

關鍵詞：中小規(guī)模集成電路；自動化集成方法；應用領域

雖然我國近年來經(jīng)濟、文化、科學技術等發(fā)展和提升非常迅速，但某系領域的研究還達不到國際水準，如集成電路技術。為了使集成電路技術能夠達到國際水平，需要加強對國外先進設備的研究和創(chuàng)新。隨著相關技術的發(fā)展，電子設計自動化技術的運用越來越廣泛，導致一些小規(guī)模集成電路的設備難以使用。因此要注重中小規(guī)模集成電路自動化集成方法的研究，從而起到優(yōu)化和更新老舊設備的作用，達到節(jié)省資源，創(chuàng)新設計的目的。

1 集成電路技術的發(fā)展現(xiàn)狀

20世紀50年代，集成電路開始發(fā)展，其主要是由半導體、電阻和電阻組合而成。一般集成電路常見的形式有扁平式、直插式等。根據(jù)集成電路的功能，可以將其分為數(shù)字集成電路、模擬集成電路，其中模擬集成電路又可以分為線性集成電路和非線性集成電路。數(shù)字集成電路的發(fā)展速度非?？?，幾乎每18個月都會增加一倍的晶體管數(shù)量。為了能夠快速進行芯片的設計，現(xiàn)場編程邏輯器件以具有劃時代意義的作用應運而生。本文主要針對可編程邏輯器件的發(fā)展進行分析：可編程邏輯器件剛開始發(fā)展之初，只有可編程只讀存貯器，存在集成度低的問題。隨著可編程邏輯器件的發(fā)展，可編程陣列邏輯PAL和通用邏輯陣列GAL得到應用?？删幊剃嚵羞壿婸AL主要是由可編程和結構連接而成，可以更新相關的技術實現(xiàn)多次反復編程。可編程邏輯陣列PLA與可編程陣列邏輯PAL比較相似，但其結構靈活性更加高。

20世紀80年代，可編程邏輯器件逐漸發(fā)展出復雜可編程邏輯器件GPLD和現(xiàn)場可編程門陣列FPGA。此時可編程邏輯器件的發(fā)展已經(jīng)較為完善，此兩種器件具有快速邏輯運算、應用普及度更高等優(yōu)勢。復雜可編程邏輯器件GPLD和現(xiàn)場可編程門陣列FPGA各自具有不同的優(yōu)點，但都能符合大型系統(tǒng)設計的要求，其中復雜可編程邏輯器件GPLD具有配置簡單的優(yōu)勢，現(xiàn)場可編程門陣列FPGA具有配置靈活的優(yōu)勢，同時它們所需要的研發(fā)時間較短，成本也較低、性能足夠穩(wěn)定。由于這兩種可編程邏輯器件的優(yōu)勢，其被廣泛運用到數(shù)字集成電路設計中。如今可編程邏輯器件發(fā)展到可編程的片上系統(tǒng)——System on Programmable Chip，簡稱SOPC?？删幊痰钠舷到y(tǒng)不僅能夠在同一塊芯片上完成邏輯功能，還可編程。可編程的片上系統(tǒng)能夠應用于多種領域，如數(shù)據(jù)收發(fā)、計算以及嵌入式系統(tǒng)設計等。隨著可編程邏輯器件的發(fā)展，軟件和硬件協(xié)同開發(fā)設計的完美結合，其性能越來越高。目前可編程邏輯器件仍然在不斷發(fā)展之中。

2 集成電路技術的應用領域

隨著科學技術的進步，計算機技術、電子技術等的發(fā)展和普及，為了使計算機及相關設備更加符合人們的需求，需要注重集成電路技術的發(fā)展。集成電路的快速發(fā)展能夠有效促進計算機的發(fā)展，如既可以使計算機的運行速度越來越快，使其體積越來越小。計算機的普及和發(fā)展同時也推動了電子設計自動化技術的發(fā)展。目前集成電路在相關技術的影響，逐漸向系統(tǒng)芯片轉(zhuǎn)變。集成電路在各種設備中應用非常廣泛，幾乎人們所能夠看到和知道的電能設備都含有集成電路。

集成電路覆蓋范圍非常廣闊，幾乎各行各業(yè)都有，如計算機系統(tǒng)、汽車工程、航天工程、生物醫(yī)學工程等；同時，其在軍事領域的應用也非常廣泛，如直升機控制系統(tǒng)，各種終端設備等。人們生活中有很多設備也需要集成電路的支持，如手機、電腦等。

3 集成電路的自動化集成方法研究

3.1 數(shù)?；旌想娐贩治?/p>

在數(shù)?；旌想娐贩治鲋?，首先要注重驅(qū)動門與負載門之間的關系，即電平與電流需要滿足的條件。在實際電路應用中，為了能夠滿足各項功能要求，需要注重不同電路的混合應用，需要其中一種電路作為驅(qū)動門。為了能夠使集成電路電流供應不走，驅(qū)動門和負載門之間的電平和電流關系需要滿足以下條件。

在由TTL電路驅(qū)動CMOS電路中，根據(jù)對74/74LS系列、4000系列和74HC系列的研究可以發(fā)現(xiàn)，其不滿足公式1，因此需要通過連接電阻，提高TTL的輸出電平。在由CMOS電路驅(qū)動TTL電路中，由于CMOS電路輸出功率較小，不能滿足TTL電路的要求，需要進行改善，如可以將同一殼體內(nèi)的CMOS電路并聯(lián)；在驅(qū)動門和負載之間增加同向CMOS驅(qū)動器；接入一級開關晶體管等方式。

在實際集成電路中，為了保證電路的電壓穩(wěn)定性，可以通過率比電容防止電路局部負載擺動，主要是通過在電源兩端連接電解電容的方式，濾除高頻和脈沖噪聲。同時，在FPGA芯片中，可以將濾波電容刪除，避免造成資源浪費。

3.2 單穩(wěn)態(tài)電路分析

單穩(wěn)態(tài)電路的作用主要是進行脈沖整形，即控制脈沖波形的寬度和穩(wěn)定度。單穩(wěn)態(tài)電路的狀態(tài)比較穩(wěn)定，主要處在邏輯高電平或低電平。單穩(wěn)態(tài)電路一般處在穩(wěn)定狀態(tài)，即使被觸發(fā)，也會恢復到穩(wěn)定狀態(tài)。

3.3 中央計算機集成方式選擇

中央計算機集成方式主要有2種，一種是由上而下的方式，指將完整的數(shù)字系統(tǒng)劃分為各種功能獨立的子系統(tǒng)，若子系統(tǒng)規(guī)模仍然較大，還需要繼續(xù)劃分，直到能夠符合邏輯門電路級的設計要求。工程設計師首先要注重工程要求的描述，根據(jù)描述首先完成子系統(tǒng)的設計，設計成果需要滿足上一級的要求，因此屬于由上而下的方式。這種方式主要適用于系統(tǒng)設計資料完整的情況。

另一種則是由下而上的方式。這種方式在初期設計中運用得比較頻繁，主要是從子系統(tǒng)開始，逐漸設計和構建出更加復雜和龐大的設計。這種方式主要適用于較為簡單電路設計模式。

3.4 可編程邏輯器件

復雜可編程邏輯器件CPLD（Complex Programmable Logic Device）主要是實現(xiàn)編程器編程的高密度、高速度、高可靠性的可編程邏輯器件。復雜可編程邏輯器件CPLD主要是由宏單元、布線矩陣等構成，其中宏單元主要是由陣列及觸發(fā)器構成，陣列實現(xiàn)邏輯功能。復雜可編程邏輯器件CPLD主要采用集中布線的方法?，F(xiàn)場可編程門陣列FPGA是在多種可編程邏輯器件上，進一步研究和發(fā)展的產(chǎn)物，相比其他幾種電路更加具有靈活性。FPGA芯片結構主要由可配置邏輯塊、內(nèi)嵌RAM塊等組成，其中可配置邏輯屬于基本可編程邏輯單元。

另外還要注重現(xiàn)場可編程門陣列FPGA的配置，其主要分為5個步驟，包括初始化、清空配置存儲器、加載配置數(shù)據(jù)、CRC校驗、START-UP等。

4 集成電路的自動化集成方法應用

4.1 自動化集成步驟

在集成電路的自動化集成中，要實現(xiàn)自動化集成主要分為3個步驟：①前期資源提取，主要包括電路圖的繪制、對芯片型號的統(tǒng)計、芯片的選擇等；②軟件處理階段，主要包括網(wǎng)絡表文件處理；③集成驗證實現(xiàn)階段。

4.2 集成芯片選取

本文主要以M儀器為例。M儀器是主要由TTL系列和CMOS系列芯片組成的數(shù)字系統(tǒng)，電平為5V和9V。根據(jù)對M儀器的研究和相關集成驗證，選用了XC95288-HQ208為集成芯片。

5 結束語

綜上所述，由于集成電路的應用領域較廣，幾乎各行各業(yè)的電能設備都需要應用集成電路，然而隨著電子設計自動化技術的運用越來越廣泛，導致一些小規(guī)模集成電路的設備難以使用。通過上述分析可知，確定了集成特點和數(shù)字原件的描述方式，提出了合適的集成方案，從而可實現(xiàn)對自動化集成技術的研究和優(yōu)化。

參考文獻

[1]樊麗春，李群.模擬集成電路設計的自動化綜合流程研究[J].科技資訊，2013，（7）：62，64.

[2]王高峰，趙文生.三維集成電路中的關鍵技術問題綜述[J].杭州電子科技大學學報，2014，（2）：1-7.

[3]劉遠華.極大規(guī)模集成電路測試技術發(fā)展[J].電子與封裝，2014，（7）：16-18，28.

[4]王嵐.關于我國集成電路自動化問題的探討[J].科技信息，2011，（25）：92.

[5]龔永龍.中小規(guī)模集成電路的自動化集成方法研究及應用[D].成都理工大學，2014.

[6]郝志剛.工藝參數(shù)變化情況下納米尺寸混合信號集成電路性能分析設計自動化方法研究[D].上海交通大學，2012.

[7]陳家俊.MOS模擬集成電路交互式自動化Sizing符號化方法探索研究和軟件實現(xiàn)[D].上海交通大學，2013.