N漂移區(qū)減薄的BPL SOI LDMOS器件的耐壓特性

杭州電子科技大學電子信息學院 李阜驕 張海鵬 郝希亮 何 健 張 強

N漂移區(qū)減薄的BPL SOI LDMOS器件的耐壓特性

杭州電子科技大學電子信息學院 李阜驕 張海鵬 郝希亮 何 健 張 強

為了提高橫向小尺寸薄埋氧層BPL SOI LDMOS器件的橫向耐壓，提出一種N漂移區(qū)減薄的BPL SOI LDMOS結構。該結構在BPL SOI LDMOS N漂移區(qū)的上表面引入一個溝槽。當器件正向截止時，與原結構相比，新結構具有更高的橫向耐壓值和漂移區(qū)最優(yōu)摻雜濃度。采用2維數(shù)值仿真工具TCAD對該器件結構仿真測試，結果表明與原結構相比，該結構橫向耐壓得到顯著提高。

溝槽；N漂移區(qū)；BPL SOI LDMOS；橫向耐壓

0　引言

相比于體硅功率集成電路，SOI功率集成電路具有隔離性能更好、工作速度更高、抗輻射能力更強等優(yōu)點，逐漸受到從業(yè)者的關注，其中關于SOI高壓功率器件耐壓值的提高是研究的熱點之一[1-5]。在滿足RESURF原理的基礎上，當漂移區(qū)長度較短時，SOI LDMOS器件的橫向耐壓一般會低于縱向耐壓。而在SOI橫向高壓功率器件中，擊穿電壓取決于橫向耐壓和縱向耐壓中的較小者，所以漂移區(qū)長度較短的器件中，器件耐壓值的大小一般取決于橫向耐壓值。傳統(tǒng)SOI LDMOS結構通常是通過在較長的漂移區(qū)長度上利用場板技術[6]、橫向變摻雜技術[7]等方式調整表面場分布來獲取高的橫向耐壓值，但當漂移區(qū)長度較短時，上述技術的作用不甚明顯。BPL SOI LDMOS結構利用N型漂移區(qū)與P埋層之間的反偏PN結承擔器件絕大部分縱向耐壓，獲得了很高的縱向耐壓值，解決了縱向耐壓的問題[8]，在漂移區(qū)長度較短時，器件橫向耐壓成為限制器件耐壓的主要因素。針對該問題提出一種采用溝槽減薄N漂移區(qū)(Trench N-Drift，TND)的BPL SOI LDMOS結構來提高器件的橫向耐壓值。該結構通過在BPL SOI LDMOS的N漂移區(qū)上表面引入一個溝槽，利用溝槽的結構參數(shù)增加了電場積分路徑，同時柵場板適當覆蓋溝槽頂部，將橫向峰值電場引入溝槽中，通過溝槽內低介電常數(shù)的填充物，阻止器件在該點發(fā)生擊穿，以期能夠有效提高器件的橫向耐壓。

1　TND BPL SOI LDMOS器件結構

BPL SOI LDMOS結構和Trench BPL SOI LDMOS結構的橫截面示意圖如圖1(a)、(b)所示。相對于圖1(a)中的結構，圖1(b)中的TND BPL SOI LDMOS結構在BPL SOI LDMOS結構中N漂移區(qū)頂部增加一個氧化物溝槽，同時柵極場板和漏極場板末端延長覆蓋部分溝槽。為分析TND BPL SOI LDMOS結構的特性，除漂移區(qū)濃度Nd和溝槽深度ttr之外，其它主要參數(shù)固定如下：埋氧層厚度tBOX為0.2μm，漂移區(qū)厚度tSOI為20μm，BPL厚度tBPL和硼摻雜濃度分別為40μm和1×1014cm-3，溝道長度Lch為2μm，柵場板長度和漏極場板長度均為7μm，柵氧厚度為300?，漂移區(qū)長度Ld為25μm。當溝槽長度Ltr固定為19μm時，溝槽深度ttr是所提出新結構的關鍵參數(shù)之一，取BPL SOI LDMOS漂移區(qū)上表面為縱向坐標原點。

2　TND BPL SOI LDMOS工作機理

與BPL SOI LDMOS結構相比，由于頂部溝槽的存在，TND BPL SOI LDMOS結構中電場積分路徑由原本漏極端到源極端近乎直線的路徑變?yōu)橛陕O端沿著溝槽的邊緣到達源極端的路徑。因此，溝槽的存在客觀的增長了器件在橫向上電場積分路徑，也即變相的增長了漂移區(qū)長度，由此可以提高橫向耐壓。TND BPL SOI LDMOS結構中階梯柵極場板末端覆蓋部分溝槽，其目的是將原本硅上表面場板末端的電場尖峰轉移到溝槽中，溝槽內填充了具有高臨界場強的低介電常數(shù)材料，使該結構在橫向上可以承受更高的外加電壓。

圖1　截面結構示意圖

3　TND BPL SOI LDMOS耐壓特性分析

利用二維仿真軟件TCAD對上述結構進行仿真，仿真過程中設置源極、柵極和襯底都接地，二維電場分布如圖2所示。保持漂移區(qū)摻雜濃度不變，圖2(a)為BPL SOI LDMOS達到擊穿電壓時的二維電場分布。由圖2(a)可見，BPL SOI LDMOS結構硅膜中的電場尖峰位于柵極和漏極場板末端下方、漏極歐姆接觸區(qū)左下角拐點以及P阱右下角附近。圖2(b)為漏端所加電壓大小等于圖2(a)擊穿電壓時的TND BPL SOI LDMOS結構的二維電場分布。由圖2(b)可見，溝槽的存在可顯著降低溝槽左右兩側的電場尖峰。圖2(c)為TND BPL SOI LDMOS結構達到擊穿電壓時的二維電場分布。由圖2(c)可見TND BPL SOI LDMOS結構硅膜中的電場尖峰點位于漏極歐姆接觸區(qū)左下角拐點以及溝槽右下角，柵極和漏極場板末端的電場尖峰被引入溝槽內；與圖2(a)相比，可以看出圖2(c)中溝槽左側電場強度被顯著減小。

圖2　二維電場分布

圖3　一維橫向電場分布圖

圖3(a)為圖2所描述三種情況在y=0時的一維橫向表面電場分布曲線。由圖3(a)可見，在表面處三種情況均有四個明顯的電場尖峰，有所不同的是與BPL SOI LDMOS相比，TND BPL SOI LDMOS曲線溝槽部分的電場尖峰均顯著提高，這是因為硅和氧化物之間介電常數(shù)有差別引起的，N漂移區(qū)與溝槽交界面處電場強度遵循高斯定律；圖3(b)為圖2中描述的三種情況在y=2時的一維橫向表面電場分布曲線。由圖3(b)可見，漏極歐姆接觸區(qū)左下拐角處的電場強度在漂移區(qū)硅膜部分最高，該處電場強度達到臨界電場時即發(fā)生擊穿。與相同電壓下BPL SOI LDMOS結構比較，TND BPL SOI LDMOS結構中溝槽的存在明顯降低了拐角處的電場強度，只有當漏極電壓增大，拐角處電場強度重新達到臨界場強時，器件才又重新發(fā)生擊穿。

保持N漂移區(qū)摻雜濃度不變，圖4為TND BPL SOI LDMOS結構中溝槽深度與擊穿電壓和相應通態(tài)電阻的關系曲線。由擊穿電壓與溝槽深度的關系曲線可見，隨著溝槽深度的增大，擊穿電壓先快速增大然后緩慢增大，這是由于隨著溝槽深度增大，溝槽對兩側電場的調制作用得到增強，到達一定程度溝槽深度繼續(xù)增大，溝槽對兩側電場的調制作用逐漸達到飽和。由通態(tài)電阻與溝槽深度的關系曲線可見，隨溝槽深度的增大，通態(tài)電阻先緩慢增大然后迅速增大。這是由于當器件處于導通狀態(tài)時，溝槽深度越深，溝槽下表面與BPL層間的距離越小，在外加電壓下，N漂移區(qū)與BPL層之間電流傳導路徑越易被兩者形成的耗盡層所夾斷，從而引起通態(tài)電阻的急劇增加。

圖4　溝槽深度對器件性能的影響

圖5　溝槽深度對擊穿電壓和通態(tài)電阻的影響

圖6　溝槽深度對FOM值的影響

圖5為TND BPL SOI LDMOS結構在不同溝槽深度下，改變漂移區(qū)濃度得到對應的最大擊穿電壓以及通態(tài)電阻與溝槽深度的關系曲線，同時圖中包含BPL SOI LDMOS結構相應擊穿電壓和通態(tài)電阻。由圖5中TND BPL SOI LDMOS結構最大擊穿電壓與溝槽深度的關系可見，隨著溝槽深度的增大，最優(yōu)擊穿電壓先保持較快速度增長，爾后趨于一個定值。擊穿電壓變化曲線的特性主要是由于當溝槽深度達到一定程度后對擊穿點處電場的調制作用增量開始變得不甚明顯。通態(tài)電阻先降后升是由于其大小隨漂移區(qū)濃度增大和載流子輸運路徑變窄共同影響，由圖可以看出，前期漂移區(qū)濃度的影響是主要作用，后期載流子輸運路徑變窄是主要作用。

在SOI橫向高壓功率器件的設計中，擊穿電壓BV和比導通電阻Ron,sp是兩個關鍵指標，器件的性能需要在這兩者之間進行折中選擇，F(xiàn)igure of Merit(FOM=BV2/Ron,sp)優(yōu)值是評價這種折中關系優(yōu)劣的指標之一（溝槽結構中比導通電阻不易取得，以通態(tài)電阻代替），引入圖6所示的溝槽深度與FOM值的關系曲線。從圖6中可見，溝槽深度與FOM值的關系曲線先升后降，TND BPL SOI LDMOS器件在溝槽深度為15μm時FOM值最高，選取溝槽深度為15μm時的TND BPL SOI LDMOS結構與BPL SOI LDMOS結構進行比較?？梢园l(fā)現(xiàn)，雖然TND BPL SOI LDMOS結構相較BPL SOI LDMOS結構通態(tài)電阻有所增大，但擊穿電壓提升了83.5%，F(xiàn)OM值提高了68.5%。

4　結論

SOI LDMOS器件在漂移區(qū)較短的情況下，橫向耐壓不易提高，提出一種TND BPL SOI LDMOS來對該情況進行改善。針對漂移區(qū)較短的情況，利用溝槽深度的改變調制溝槽兩側電場強度分布，增加電場積分路徑，使橫向耐壓獲得極大的增強。當在第1小節(jié)所示基本參數(shù)下，當溝槽深度為15μm時，通過優(yōu)化漂移區(qū)濃度，TND BPL SOI LDMOS可獲得690V的耐壓值，而BPL SOI LDMOS耐壓值只有376V。前者與后者相比，雖然通態(tài)電阻略有提升，但擊穿電壓提升了83.5%，F(xiàn)OM值提高了68.5%。

[1]謝書珊,亢寶位.功率集成電路技術的發(fā)展[J].電力電子,2005(01): 4-10.

[2]D M Garner,F Udrea,H T Lim,et al.Silicon-on-insulator power integrated circuits[J].Microelectronics Journal,2001(32):517-526.

[3]張海鵬,宋安飛,楊國勇,等.漂移區(qū)減薄的多溝道薄膜SOl LIGBT的研究(I)——低壓截止態(tài)泄漏電流的溫度特性[J].固體電子學研究與進展,2001,21(1):37-42.

[4]張海鵬,邱曉軍,胡曉萍,等.DRT MC SOl LIGBT器件漂移區(qū)新結構的可實現(xiàn)性[J].電子器件,2006,29(1):8-21.

[5]H P Zhang,Lifei Jiang,Lingling Sun,et a1.A novel SOI LDMOS with a Trench Gate and Field Plate and Trench Drain for RF applications[C]//Proe.Of ISCIT’2007,2007,34-39.

[6]Der Gao Lin,S L Tu,Yee Chaung See,and Pak Tam.A novel LDMOS structure with a step gate oxide[C].1995 International Electron Devices Meeting,1995:963-966.

[7]R Sunkavalli,A Tamba,and B J Baliga.Step drift doping profile for high voltage DI lateral power devices[C].Proceedings 1995 IEEE International SOI Conference,1995:139-140.

[8]Xu Shenggen,Zhang Haipeng,Fan Lingyan,et al.Forward Block Characteristic of a Novel RF SOI LDMOS with a Buried P-type Layer,2010 IEEE International SOI Conference,Oct.11-14,2010,CA,USA:88-89.

李阜驕（1990—），山東曲阜人，研究生，現(xiàn)就讀于杭州電子科技大學。