集成電路測(cè)試技術(shù)的應(yīng)用研究

唐小龍

摘要：近年來在現(xiàn)代科技水平的助力之下集成電路技術(shù)也不斷創(chuàng)新，這也意味著在對(duì)產(chǎn)品進(jìn)行設(shè)計(jì)和制造時(shí)需要面對(duì)更為繁 瑣的步驟。一個(gè)有效的測(cè)試能夠在很大程度上提高集成電路生產(chǎn)的質(zhì)量，能夠保障生產(chǎn)中各個(gè)環(huán)節(jié)不出差錯(cuò)。相反，沒有一 個(gè)良好的測(cè)試流程，產(chǎn)品批量生產(chǎn)中有很大概率會(huì)出現(xiàn)質(zhì)量不達(dá)標(biāo)的狀況。因此本文對(duì)集成電路測(cè)試流程展開相關(guān)闡述，并 分別介紹了集成電路測(cè)試中的幾個(gè)應(yīng)用。

關(guān)鍵詞：集成電路；測(cè)試技術(shù)；應(yīng)用

中圖分類號(hào)：TN407 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2095-3178（2018）19-0300-01

引言

電子信息技術(shù)的發(fā)展推動(dòng)了集成電路技術(shù)的進(jìn)步，電子產(chǎn)品的

設(shè)計(jì)和制造也越來越復(fù)雜化，因此，在生產(chǎn)集成電路的途中必須進(jìn) 行有效的測(cè)試。借助集成電路測(cè)試技術(shù)為各個(gè)環(huán)節(jié)的生產(chǎn)質(zhì)量提供 保障，確保集成電路成品的質(zhì)量。一個(gè)好的產(chǎn)品必須通過嚴(yán)格的測(cè) 試，才能將產(chǎn)品中存在的缺陷發(fā)現(xiàn)，從而將該缺陷完善。因此，集 成電路測(cè)試技術(shù)的應(yīng)用研究能在一定程度上影響電子行業(yè)的發(fā)展。

1 集成電路測(cè)試目的與原理

集成電路制造技術(shù)結(jié)構(gòu)精細(xì)，工藝復(fù)雜，生產(chǎn)中總會(huì)出現(xiàn)一些

潛在缺陷，影響器件可靠性。加工中由于材料、設(shè)備等方面的原因， 也會(huì)引起故障問題，因此設(shè)計(jì)以及生產(chǎn)制造過程中測(cè)試都是不可缺 少的一部分。集成電路測(cè)試主要是查看系統(tǒng)中是否存在故障，并確 定故障位置。故障診斷涵蓋了檢測(cè)和定位兩個(gè)方面，每個(gè)故障芯片 出現(xiàn)的原因不同，可能是因?yàn)橹圃爝^程有問題，也可能是設(shè)計(jì)本身 或者是規(guī)范存在問題。如果僅僅是測(cè)試故障是否存在，測(cè)試就屬于 故障檢測(cè)，加上故障定位就是故障診斷。在某些情況下測(cè)試和故障 診斷不是同時(shí)進(jìn)行的，測(cè)試主要針對(duì)產(chǎn)品而言，結(jié)果不一定測(cè)試出 故障。故障診斷則是指電路已經(jīng)發(fā)現(xiàn)了故障。集成電路測(cè)試技術(shù)包 括直流測(cè)試、功能測(cè)試和交流測(cè)試。直流測(cè)試主要測(cè)定器件電參數(shù) 的穩(wěn)定性，在測(cè)試中包括漏電、電源、轉(zhuǎn)換電平以及接觸測(cè)試等幾 個(gè)環(huán)節(jié)。漏電測(cè)試就是檢查各個(gè)器件連接是否存在漏電流情況。漏 電檢測(cè)能夠及時(shí)發(fā)現(xiàn)器件間存在的問題，并及時(shí)解決，避免影響后 面產(chǎn)品制造。接觸測(cè)試主要測(cè)試連接口的連接情況，測(cè)試輸出管腳 二極管壓降。電源測(cè)試十分重要，主要測(cè)試額定電壓下測(cè)試器件電 流最大功耗，分為晶體測(cè)試和動(dòng)態(tài)測(cè)試。轉(zhuǎn)換電平測(cè)試器件抗噪水 平。

功能測(cè)試中給電路輸入端加入測(cè)試圖像，在設(shè)定的頻率下測(cè)試， 對(duì)比分析輸出圖形與預(yù)期圖形，進(jìn)而確定電路功能質(zhì)量。在這個(gè)測(cè) 試中，圖形至關(guān)重要，測(cè)試精度也會(huì)影響測(cè)試結(jié)果。交流測(cè)試能夠 確保器件順利完成轉(zhuǎn)換，主要測(cè)試參數(shù)包括頻率、傳輸延遲和建立 時(shí)間。

2 集成電路測(cè)試流程及實(shí)際測(cè)試介紹

2.1 測(cè)試流程

在測(cè)試之初需要確認(rèn)好產(chǎn)品文件包含的東西，正常情況下一個(gè) 標(biāo)準(zhǔn)的產(chǎn)品文件應(yīng)該包含相關(guān)線路、功能介紹、測(cè)試回路及項(xiàng)目、 測(cè)試參數(shù)等。在參數(shù)的測(cè)定上主要是使用測(cè)試儀進(jìn)行，在測(cè)試儀的 種類上有數(shù)字化和模擬化之分，隨著科技水平的不斷發(fā)展，如今的 測(cè)試儀基本都是自動(dòng)化操作的，運(yùn)用夾具及線路板在例如 C 語(yǔ)言、 機(jī)器語(yǔ)言的測(cè)試程序之下完成測(cè)試程序。

2.2 實(shí)際電路測(cè)試介紹

在實(shí)際電路測(cè)試中拿 CD2025CP 作為例子進(jìn)行說明。首先對(duì)

CD2025CP 這款產(chǎn)品的基本原理及特性需要進(jìn)行一定了解，需要了解 這款產(chǎn)品是屬于雙聲道頻率功放電路，并且關(guān)于內(nèi)部線路圖需要清 晰的掌握，再結(jié)合引端的基本功能就能夠進(jìn)行測(cè)試設(shè)備的選擇了。 然后是夾具的選定，參考的主要依據(jù)為測(cè)試回路。接下來就是測(cè)試 程序的設(shè)定，將測(cè)試條件進(jìn)行一定整理再結(jié)合測(cè)量?jī)x進(jìn)行編寫。最 后就可以將夾具和測(cè)試程序結(jié)合在一起進(jìn)行功能調(diào)試了，確認(rèn)無(wú)誤 的情況下完成交付使用。關(guān)于程序的編寫涉及復(fù)雜，也可以根據(jù)實(shí) 際的需求加入如數(shù)據(jù)測(cè)試這樣的元素。

3 集成電路測(cè)試技術(shù)的應(yīng)用

3.1 ETS770 測(cè)試技術(shù)應(yīng)用

ETS770測(cè)試系統(tǒng)相對(duì)完善，所覆蓋的測(cè)試產(chǎn)品故障也相對(duì)全面。采用了 Windows 操作系統(tǒng)，設(shè)計(jì)了用戶體驗(yàn)界面，操作方面，硬件 解耦股也相對(duì)健全。ETS770 在測(cè)試集成電路器件時(shí)，直接連接測(cè)試 系統(tǒng)，利用操作芯片來驗(yàn)證邏輯功能。每套測(cè)試系統(tǒng)均配置了開發(fā) 系統(tǒng)，因此在測(cè)試時(shí)只需要合理選擇電路器件結(jié)構(gòu)，就能夠得到測(cè) 試系統(tǒng)情況，節(jié)省測(cè)試時(shí)間。如 LCD 驅(qū)動(dòng)電路測(cè)試中，該集成電路 用來顯示時(shí)鐘，由于采用了CMOS 技術(shù)，因此耗能較低。集成電路設(shè) 計(jì)中涵蓋了頻率部分、控制部分、時(shí)鐘部分等。LCD 驅(qū)動(dòng)電路功能 測(cè)試包括頻率顯示測(cè)試、時(shí)鐘顯示測(cè)試。利用ETS770 測(cè)試技術(shù)來實(shí) 現(xiàn)測(cè)試，頻率時(shí)鐘顯示選擇端 CF。S=0，RST=1，進(jìn)入時(shí)顯示測(cè)試。 參數(shù)測(cè)試一部分在功能測(cè)試中實(shí)現(xiàn)，如工作電壓、輸入電壓等，其 他參數(shù)均在參數(shù)測(cè)試環(huán)節(jié)實(shí)現(xiàn)。分別在頻率顯示模式和時(shí)鐘顯示模 式下測(cè)試電源工作電壓，頻率顯示模式下電流值在 3.6mA 以下為合 格，時(shí)鐘顯示模式下電流在110μA 以下為合格。

3.2 IDDQ 測(cè)試技術(shù)應(yīng)用

IDDQ 測(cè)試即靜態(tài)電源電流，能夠改善產(chǎn)品質(zhì)量和可靠性，是故

障分析的重要方法。正常情況下集成電路靜態(tài)電流很小，大多數(shù)故 障后引起電流升高，因此可以依照測(cè)試電流來發(fā)現(xiàn)故障。與傳統(tǒng)邏 輯測(cè)試相比，IDDQ 測(cè)試采用較小的電流測(cè)試集就能夠得到很大的故 障覆蓋率，一組測(cè)試碼有時(shí)能夠檢測(cè)到所有可能故障。在單故障模 型中，能夠監(jiān)測(cè)到邏輯冗余故障。IDDQ 測(cè)試無(wú)需關(guān)注故障點(diǎn)的實(shí)際 電壓值，只需要以故障點(diǎn)為紐帶，就能夠找到最適合橋接故障的測(cè) 試。如裸芯片測(cè)試篩選中，利用IDDQ 測(cè)試技術(shù)能夠檢測(cè)出功能測(cè)試 無(wú)法檢測(cè)出的故障，能夠減少測(cè)試消耗。不少研究認(rèn)為芯片失效與 氧化層針孔老化情況有關(guān)，在裸芯片的篩選中，利用IDDQ 測(cè)試技術(shù) 來進(jìn)行補(bǔ)充，能夠縮短篩選時(shí)間，降低試驗(yàn)成本。在測(cè)試中，在125℃、

7.0V、6 小時(shí)測(cè)試條件下進(jìn)行IDDQ 測(cè)試和功能測(cè)試，同時(shí)開展單獨(dú) 功能測(cè)試，剔除不合格樣品后，再次測(cè)試，計(jì)算失效率。結(jié)果發(fā)現(xiàn) 第二次IDDQ 測(cè)試失效率僅僅為0.10%，單獨(dú)進(jìn)行功能測(cè)試失效率在 0.23%，說明利用IDDQ 測(cè)試能夠減小器件早期失效率。IDDQ 篩選出 的故障芯片包括了柵氧短路、金屬橋接、絕緣層損壞、通孔開路等。

3.3 J750 測(cè)試技術(shù)應(yīng)用

J750 測(cè)試主要針對(duì)的電路類型為半導(dǎo)體式，關(guān)于 J750 在測(cè)試

設(shè)備上主要包含儲(chǔ)存器、VLSI 器件等，并且 J750 能夠順利測(cè)試的 對(duì)象幾乎包含了所有領(lǐng)域。在平臺(tái)上更是涉及廣泛，例如Catalyst、 J973、IP750 等，對(duì)于產(chǎn)品故障類型也涵蓋極廣，如處理器故障、 客戶特殊邏輯錯(cuò)誤等等。這個(gè)系統(tǒng)是建立在 Windows 的基礎(chǔ)上運(yùn)行 的，因此對(duì)于操作者而言使用起來更為簡(jiǎn)便，尤其是對(duì)于初用者而 言非常容易上手。

結(jié)語(yǔ)

在電子產(chǎn)品的生產(chǎn)過程中集成電路測(cè)試技術(shù)發(fā)揮著重要的功效。

經(jīng)過上述分析有效了解了集成電路的具體應(yīng)用，發(fā)現(xiàn)對(duì)于產(chǎn)品生產(chǎn) 的每個(gè)環(huán)節(jié)在測(cè)試方法的選擇上有所不同，制定一個(gè)有效的測(cè)試方 式能夠精確將劣質(zhì)產(chǎn)品篩選出來，從而使得產(chǎn)品整體質(zhì)量得到提升。

雖然當(dāng)前我國(guó)集成電路測(cè)試技術(shù)已經(jīng)較為成熟，但未來仍需要相關(guān) 人員的不斷努力，從實(shí)際工作中總結(jié)經(jīng)驗(yàn)進(jìn)行改進(jìn)，進(jìn)而推動(dòng)我國(guó) 電子產(chǎn)業(yè)的發(fā)展。

參考文獻(xiàn)

[1]許川佩.智能計(jì)算與測(cè)試技術(shù)相結(jié)合促進(jìn)集成電路新技

術(shù)的發(fā)展[J].電子測(cè)量與儀器學(xué)報(bào)，2017，31（08）：1161. [2]王博洋.探討數(shù)字集成電路系統(tǒng)基本構(gòu)成與測(cè)試技術(shù)分 析[J].智能城市，2016，2（10）：249.