樊泰倫+何謙+梁熙達

摘 要：ARM系統(tǒng)之中能夠作為高速緩存的有靜態(tài)RAM、動態(tài)RAM、FLSAHROM三種。而動態(tài)RAM又分為SDRAM和DDR兩種，SDRAM具有高速，大容量等優(yōu)點，是一種具有同步接口技術(shù)的高速動態(tài)隨機存儲器。根據(jù)設(shè)計的性價比，我們可以采用SDRAM實現(xiàn)數(shù)據(jù)的傳輸，但由于SDRAM的讀寫、刷新等命令操作的時序要求比較嚴格，因此SDRAM的控制設(shè)計也就成了我們探討的關(guān)鍵。

關(guān)鍵詞：ARM；DARAM；高速動態(tài)隨機

在當前世界背景下，嵌入式系統(tǒng)無疑是當前最熱門、最有發(fā)展前途的IT應(yīng)用領(lǐng)域之一。嵌入式系統(tǒng)用在一些特定專用設(shè)備上，通常這些設(shè)備的硬件資源，非常有限，如處理器、存儲器等，并且對成本很敏感，有時對實時響應(yīng)要求很高等。特別是隨著消費家電的智能化，嵌入式更顯重要。例如，我們平時看到的手機、機頂盒（Set Top Box）、高清電視（HDTV）、游戲機、智能玩具、交換機、路由器等，都是典型的嵌入式系統(tǒng)。而在嵌入式系統(tǒng)高速發(fā)展的同時，為嵌入式系統(tǒng)作為存儲單元的存儲器的選擇也就變得可圈可點了。

對于嵌入式的存儲器，我們就談?wù)凷DRAM吧，現(xiàn)在市面上流通的SDRAM已經(jīng)是第五代了。在其之前，還有一代的SDR SDRAM、二代的DDR SDRAM、三代的DDR2 SDRAM、四代的DDR3 SDRAM和我們現(xiàn)在看到的第五代DDR4 SDRAM，也就是大家說的SDRAM。

一代SDRAM采用SE（Single-Ended）時鐘信號，第二代、第三代與第四代由于工作頻率比較快，所以采用可降低干擾的差分時鐘信號作為同步時鐘。五代則在這方面更勝一籌，即結(jié)構(gòu)、時序與性能的關(guān)系。

對SDRAM模塊做一個分析，我們首先要分析一下影響性能的主要參數(shù)有哪些：

在理想的情況下，SDRAM的帶寬，頻率與位寬固定后，帶寬也就不可更改了，在內(nèi)存的工作周期內(nèi)，帶寬不可能一直處于數(shù)據(jù)傳輸?shù)臓顟B(tài)，因為要有命令、尋址等必要的過程。因此，這些操作占用的時間越短，內(nèi)存工作的效率越高，性能也就越好。

非數(shù)據(jù)傳輸時間的主要組成部分就是各種延遲與潛伏期。TRCD（RAS-TO-CAS Delay）“行尋址至列尋址延遲時間”、CL（CAS Latency）：“內(nèi)存讀寫操作前列地址控制器的潛伏時間”TRP（RAS Precharge Time）：“內(nèi)存行地址控制器預(yù)充電時間”。

在內(nèi)存中讀取時可能遇到：

第一，要尋址的行與L-Bank的所有行是關(guān)閉的，此時可直接發(fā)送行有效命令，數(shù)據(jù)讀取前的總耗時為TRCD+CL。這種情況，我們稱之為PH（頁命中，Page Hit）。

第二，當系統(tǒng)的尋址操作要尋址的行正好是前一個操作的工作行。也就是說，要尋址的行已經(jīng)處于選通有效狀態(tài)，此時可直接發(fā)送列尋址命令，數(shù)據(jù)讀取前的總耗時僅為CL。這就是BTB尋址，我們稱之為PFH/PDH（頁快速/直接命中，Page Fast/Direct Hit）。

第三，“尋址沖突”要尋址的行所在的L-Bank中已經(jīng)有一個行處于活動狀態(tài)（未關(guān)閉），此時就必須要進行預(yù)充電來關(guān)閉工作行。在尋址沖突后再對新行發(fā)送行有效命令，總耗時就是TRP+TRCD+CL。這種情況，我們稱之為PM（頁錯失，Page Miss）。

顯然，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。上述三種情況發(fā)生的機率各自簡稱為PHR——PH Rate、PFHR——PFH Rate、PMR——PM Rate。因此，系統(tǒng)設(shè)計人員的理想都是盡量想提高PHR與PFHR，同時減少PMR，以達到提高內(nèi)存工作效率的目的。

目前，有兩種方法來盡量提高PHR，從而達到我們的目的。自動預(yù)充電技術(shù)就是其中之一，它自動地在每次行操作之后進行預(yù)充電，從而減少了日后對同一L-Bank不同行尋址時發(fā)生沖突的可能性。基于這個，有些人就想了，那自己要是在當前行工作完成后馬上打開同一L-Bank的另一行時，會不會存在延遲，要是有，又該怎么辦？于是，L-Bank交錯預(yù)充電方法出現(xiàn)了。

第四，路交錯式內(nèi)存控制在VIA控制下只要對下一個要工作的L-Bank進行預(yù)充電。這時，預(yù)充電與數(shù)據(jù)的傳輸可以交錯執(zhí)行，通過跳過TRP可以直接進入行的有效狀態(tài)。

但是事實上，無論是自動預(yù)充電，還是交錯工作的方法都無法消除TRCD所帶來的延遲。如果有可能解決這個問題，就要盡量讓一個工作行在進行預(yù)充電前盡可能多地接收多個工作命令，以達到BTB的效果，當行打開的狀態(tài)一直保持。在此期間對該行的任何讀寫操作也就不會產(chǎn)生內(nèi)存行地址控制器預(yù)充電時間的延遲，這是決定其內(nèi)存性能的重要因素之一。

參考文獻：

[1] 張綺文，解書剛.嵌入式常用模塊與綜合系統(tǒng)設(shè)計精講實例（第2版）[M].北京：電子工業(yè)出版社，2009.

[2] 楊清水，張劍，施云飛 . ARM嵌入式Linux系統(tǒng)開發(fā)技術(shù)詳解[M].北京：電子工業(yè)出版社，2010.

[3] 陳卓，王田，梁新元.嵌入式系統(tǒng)開發(fā)[M].北京：電子工業(yè)出版社，2010.