李菊芳，李 婕

（河南工學(xué)院，河南 新鄉(xiāng) 453003）

可編程邏輯器件原理與應(yīng)用課程教學(xué)研究

李菊芳，李 婕

（河南工學(xué)院，河南 新鄉(xiāng) 453003）

文章分析了以往可編程邏輯器件原理與應(yīng)用課程教學(xué)中存在理論教學(xué)內(nèi)容枯燥、實(shí)驗(yàn)教學(xué)效果不佳等問題，提出將理論教學(xué)融合在實(shí)踐中的“理實(shí)一體化”教學(xué)模式。通過有針對性的考核方法證明，該教學(xué)模式教學(xué)效果良好，不僅提高了學(xué)生的理解能力和學(xué)習(xí)積極性，而且有助于培養(yǎng)學(xué)生的動手能力和創(chuàng)新能力。

可編程邏輯器件；理實(shí)一體化；教學(xué)模式；考核方法

0 引言

現(xiàn)代電子產(chǎn)品正在以日新月異的速度向功能多樣化、體積最小化、功耗最低化、開發(fā)周期最短化的方向發(fā)展。同時基于芯片的系統(tǒng)設(shè)計方法被越來越多的電子產(chǎn)品設(shè)計者所青睞，成為電子系統(tǒng)設(shè)計的主流。20世紀(jì)70年代，可編程邏輯器件(Programmable Logic Device，PLD)在專用集成電路（Application Specific Integrated Circuit，ASIC）的基礎(chǔ)上發(fā)展起來，從此設(shè)計人員可以在實(shí)驗(yàn)室通過軟件進(jìn)行配置和對PLD進(jìn)行編程，設(shè)計出具有既定功能的ASIC1[1]。PLD可以反復(fù)擦寫，設(shè)計者只需通過軟件來修改和升級程序，無須更改硬件設(shè)備，從而可以縮短開發(fā)周期，降低開發(fā)風(fēng)險和投入成本，被廣泛應(yīng)用到航空航天、能源、通信及家用電器等工業(yè)領(lǐng)域。復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）和現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是在新型高密度的PLD基礎(chǔ)上發(fā)展起來的，具有邏輯運(yùn)算速度快、集成度高、編程方式靈活等優(yōu)點(diǎn)，已成為高校電子通信等專業(yè)的核心課或限選課。

1 教學(xué)現(xiàn)狀及存在的問題

可編程邏輯器件原理與應(yīng)用這門課，歷經(jīng)近20年的教學(xué)實(shí)踐，教學(xué)大綱逐年修訂完善。但是如何組織教學(xué)，以更好地激發(fā)學(xué)生的學(xué)習(xí)興趣，如何改進(jìn)教學(xué)方法有效提高教學(xué)質(zhì)量，是教育者探索和研究的重點(diǎn)[2]。

此前本課程采用以理論教學(xué)為主、實(shí)驗(yàn)教學(xué)為輔的教學(xué)模式，在60學(xué)時的教學(xué)安排中，理論課時占2/3，而實(shí)驗(yàn)課時才占1/3。雖然這在一定程度上實(shí)現(xiàn)了理論知識和實(shí)驗(yàn)內(nèi)容相結(jié)合的目的，但是仍存在很多不足之處：比如學(xué)生在進(jìn)行理論學(xué)習(xí)時，對一些枯燥無味的程序不感興趣，久而久之會產(chǎn)生厭學(xué)心理；而在實(shí)驗(yàn)課上，又不會運(yùn)用所學(xué)的程序來設(shè)計邏輯電路，雖然教師把程序給學(xué)生講明白了，但是只要換個電路，或者換種語句來實(shí)現(xiàn)，學(xué)生就變得一臉迷茫。很明顯這種教學(xué)模式不能激發(fā)學(xué)生的學(xué)習(xí)興趣，也很難實(shí)現(xiàn)活學(xué)活用和創(chuàng)新能力的培養(yǎng)。

2 “理實(shí)一體化”教學(xué)

理論教學(xué)，主要是運(yùn)用教材、講義等材料，采用課堂講授為主、實(shí)驗(yàn)演示為輔的教學(xué)模式，是教師將理論知識傳授給學(xué)生的一個重要過程。實(shí)驗(yàn)教學(xué)，則以實(shí)踐操作的方式，將理論知識運(yùn)用到實(shí)際操作中，以期培養(yǎng)學(xué)生的綜合運(yùn)用能力、實(shí)踐動手能力和創(chuàng)新能力[3]。而“理實(shí)一體化”教學(xué)，通俗地講，就是把課堂由教室搬到實(shí)驗(yàn)室，一邊通過實(shí)驗(yàn)操作來發(fā)現(xiàn)問題，一邊通過理論知識的講解來解決問題，即在“做中學(xué)，學(xué)中做”中發(fā)現(xiàn)知識的奧秘。該模式一方面可以培養(yǎng)學(xué)生的EDA職業(yè)能力，另一方面又可以通過實(shí)驗(yàn)操作加深學(xué)生對理論知識的理解和運(yùn)用，可謂是“一箭雙雕”?？删幊踢壿嬈骷砼c應(yīng)用這門課是一門技術(shù)課，在學(xué)生掌握理論知識的基礎(chǔ)上，更加注重學(xué)生的設(shè)計能力、動手能力和創(chuàng)新能力的培養(yǎng)[4]?；诖?，本文提出該課程采用“理實(shí)一體化”的教學(xué)模式，現(xiàn)將該模式的具體實(shí)施過程及進(jìn)度安排介紹如下。

2.1 具體實(shí)施過程

本課程的教材我們使用的是由機(jī)械工業(yè)出版社出版的全國高等職業(yè)教育規(guī)劃教材——《CPLD/FPGA應(yīng)用項(xiàng)目教程》。現(xiàn)以第一章“基于原理圖的全加器設(shè)計”為例，結(jié)合?？茖W(xué)生的學(xué)習(xí)要求及自身特點(diǎn)，介紹“理實(shí)一體化”教學(xué)模式的具體實(shí)施過程。

2.1.1 提出要求

要求學(xué)生設(shè)計一個一位全加器。通過基于原理圖輸入的半加器、全加器電路設(shè)計，讓學(xué)生認(rèn)識可編程邏輯器件，了解其發(fā)展史、CPLD/FPGA的內(nèi)部結(jié)構(gòu)，以及QuartusⅡ的開發(fā)環(huán)境和可編程邏輯器件的開發(fā)流程。

2.1.2 原理分析

首先從一位半加器的真值表分析開始，給出輸出端口與輸入端口的邏輯表達(dá)式，分析一位半加器的實(shí)現(xiàn)需要哪幾個門電路；其次畫出一位全加器的真值表并給出其邏輯函數(shù)，分析全加器與半加器的關(guān)系；最后分析如何通過一個一位半加器來設(shè)計一個一位全加器。

2.1.3 實(shí)驗(yàn)分析與討論

原理分析之后，接下來我們要對實(shí)驗(yàn)內(nèi)容進(jìn)行分析和討論。每一次實(shí)驗(yàn)都有希望達(dá)到的學(xué)習(xí)目標(biāo)，我們通過實(shí)驗(yàn)分析對所要學(xué)習(xí)的理論知識進(jìn)行講解，以期通過實(shí)驗(yàn)的操作來加深對理論知識的理解。一位全加器的設(shè)計有多種實(shí)現(xiàn)方法，可以通過原理圖輸入方法來實(shí)現(xiàn)，也可以用硬件描述語言來完成；可以由異或門電路來實(shí)現(xiàn)，也可以由同或門、非門的組合來完成。究竟采用哪種方式來實(shí)現(xiàn)，學(xué)生可以根據(jù)自身情況，以小組為單位討論后做決定。因?yàn)閷W(xué)生尚未學(xué)習(xí)硬件描述語言，我們這里只能通過原理圖的輸入方式來完成電路設(shè)計。

2.1.4 實(shí)驗(yàn)操作

該過程是用具體的實(shí)驗(yàn)操作來實(shí)現(xiàn)學(xué)習(xí)目標(biāo)的一個重要過程。要求學(xué)生以兩人一組的方式，按照QuartusⅡ的開發(fā)環(huán)境和可編程邏輯器件的開發(fā)流程完成實(shí)驗(yàn)項(xiàng)目。教師要對實(shí)驗(yàn)過程中出現(xiàn)的問題進(jìn)行答疑，幫助學(xué)生查找出錯的地方、分析出錯的原因，最終完成全加器的設(shè)計和功能驗(yàn)證。

2.1.5 總結(jié)

在實(shí)驗(yàn)操作環(huán)節(jié)中，我們發(fā)現(xiàn)學(xué)生還存在很多問題，比如在工程的創(chuàng)建過程中，實(shí)體命名沒有按照標(biāo)識符的規(guī)則命名，器件選型與試驗(yàn)箱上的FPGA型號不符等。我們通過總結(jié)這個環(huán)節(jié)，分析實(shí)驗(yàn)過程中存在的問題，指出容易出錯的地方，避免學(xué)生在今后的實(shí)驗(yàn)中重蹈覆轍。同時對實(shí)驗(yàn)內(nèi)容做一回顧，對理論知識加以梳理，旨在幫助學(xué)生加深對知識的理解，提高學(xué)生解決問題和分析問題的能力。

2.2 教學(xué)進(jìn)度安排

依據(jù)該課程的培養(yǎng)方案，其學(xué)時定為60學(xué)時。通過本課程的學(xué)習(xí)，要求學(xué)生達(dá)到以下目標(biāo)：（1）認(rèn)識可編程邏輯器件的發(fā)展史，了解 CPLD/ FPGA內(nèi)部結(jié)構(gòu)；（2）掌握CPLD/ FPGA的開發(fā)流程；（3）能利用原理圖、VHDL等輸入方式設(shè)計邏輯器件；（4）能綜合運(yùn)用相關(guān)知識設(shè)計和開發(fā)典型的數(shù)字電路系統(tǒng)，以期達(dá)到動手能力和創(chuàng)新能力的培養(yǎng)。基于此教學(xué)目標(biāo)，該課程的進(jìn)度安排和學(xué)時分配如附表所示。

附表 進(jìn)度安排和學(xué)時分配

2.3 教學(xué)效果

一年的教學(xué)實(shí)踐證明，“理實(shí)一體化”教學(xué)模式充分地將理論知識與實(shí)驗(yàn)操作相結(jié)合，在實(shí)踐中發(fā)現(xiàn)“新大陸”、解鎖新知識，活學(xué)活用，大幅提高了學(xué)生的動手能力和創(chuàng)新能力。靈活多變的實(shí)驗(yàn)加理論教學(xué)模式，提高了學(xué)生的學(xué)習(xí)積極性，使他們由被動學(xué)習(xí)變?yōu)橹鲃訉W(xué)習(xí)。課堂學(xué)習(xí)內(nèi)容不再是枯燥無味的程序代碼，也不再是強(qiáng)調(diào)再三的語法格式，而是實(shí)實(shí)在在地通過每一個電路的實(shí)現(xiàn)，每一個項(xiàng)目的設(shè)計，完成了VHDL語句的學(xué)習(xí)和應(yīng)用，教學(xué)效果良好，達(dá)到了該課程預(yù)設(shè)的學(xué)習(xí)和培養(yǎng)目標(biāo)。

3 考核方式探索及實(shí)踐

好的教學(xué)模式要有好的考核方法與之對應(yīng)。由于傳統(tǒng)的閉卷考試只是檢驗(yàn)學(xué)生對知識點(diǎn)的掌握程度，無法檢測學(xué)生的知識運(yùn)用能力和創(chuàng)新能力，故不再適用于本教學(xué)模式。為了檢驗(yàn)“理實(shí)一體化”教學(xué)模式的改革成效，我們采用課程設(shè)計的方式來進(jìn)行考核。

結(jié)課后教師給出一些課程設(shè)計題目，學(xué)生可以從中選取一個，也可以參考這些題目自行定題，在規(guī)定的時間內(nèi)完成自己的課程設(shè)計，之后交由教師驗(yàn)收。通過驗(yàn)收后，學(xué)生需認(rèn)真撰寫課程設(shè)計論文，并統(tǒng)一上交紙質(zhì)論文。最終，教師根據(jù)學(xué)生的課程設(shè)計內(nèi)容是否能夠?qū)崿F(xiàn)，是否達(dá)到了預(yù)期設(shè)計效果，是否具有創(chuàng)新性等給出該學(xué)生的成績。通過調(diào)查發(fā)現(xiàn)，對比傳統(tǒng)的閉卷考試方式，該考核方式更適用于本課程“理實(shí)一體化”的教學(xué)模式。

4 結(jié)語

歷史的車輪不斷向前，教育的實(shí)施不斷創(chuàng)新。教育者要掌握當(dāng)前學(xué)生的特點(diǎn)，立足于培養(yǎng)學(xué)生的學(xué)習(xí)能力和創(chuàng)造能力，通過對課程的理解，尋找適應(yīng)課程的教學(xué)模式。作為一名教師，只有提高自身修為，與時俱進(jìn)，不斷改革教學(xué)模式，不斷創(chuàng)新教學(xué)方法，才能做學(xué)生真正的啟迪者、引路人。

（責(zé)任編輯 楊文忠）

[1] 張智慧.CPLD/FPGA應(yīng)用項(xiàng)目教程[M].北京:機(jī)械工業(yè)出版社，2015.

[2] 陳飛云.可編程邏輯器件應(yīng)用課程教學(xué)實(shí)踐探索[J].福建電腦，2016，35(3)

[3] 石新峰，牟光臣.《可編程邏輯器件原理及應(yīng)用》課程實(shí)踐教學(xué)研究[J].新鄉(xiāng)學(xué)院學(xué)報，2009，26(3).

[4] 潘松.EDA技術(shù)實(shí)用教程[M].北京:科學(xué)出版社，2010.

Research and Practice of the Course PLD Theory and Application

LI Ju-fang，et al
(Henan Institute of Technology, Xinxiang 453003, China)

The teaching problems of PLD theory and application such as the boring teaching content of the theory course and the poor effect of experiment teaching effect are analyzed , and the teaching mode of“Theory-practice integration” which combines theory with practice is put forward to in this paper. the teaching mode which not only can improve the students' understanding ability and learning initiative, but also help to cultivate students' practice and innovation ability is proved to be effective through the examination method, and has a wide range of the teaching process.

programmable logic device; theory-practice integration; teaching model; examination method

G642

A

1008–2093(2017)03–0067–03

2017-01-23

李菊芳（1987―），女，河南平頂山人，助教，碩士，主要從事移動通信物理層算法研究。