王 佳，魏曉敏，鄭 然，李 萍，胡永才

(西北工業(yè)大學(xué) 計(jì)算機(jī)學(xué)院，陜西 西安 710072)

基于射線和物質(zhì)相互作用原理，半導(dǎo)體輻射探測(cè)器在被粒子擊中后可產(chǎn)生具有一定特征的電信號(hào).通過(guò)前端讀出電路，對(duì)該信號(hào)進(jìn)行放大、成形、峰值采樣保持、模數(shù)轉(zhuǎn)換等處理后送給計(jì)算機(jī).然后采用專門的算法來(lái)得到粒子的能量、位置和時(shí)間等可用信息.因此，前端讀出電路是輻射探測(cè)系統(tǒng)中的關(guān)鍵部件，其噪聲等性能直接關(guān)系到整個(gè)探測(cè)器系統(tǒng)的優(yōu)劣.像素型探測(cè)器的每個(gè)像素都需要有獨(dú)立的通道進(jìn)行讀出[1-2].因此，大面陣像素探測(cè)器的讀出通道數(shù)量更多，芯片面積更大.此時(shí)，芯片上的電源線和地線帶來(lái)的寄生電阻、寄生電容較大，不可忽略.尤其對(duì)于遠(yuǎn)離電源管腳的通道，相鄰?fù)ǖ乐g的串?dāng)_變得更加嚴(yán)重.另外，這些寄生參數(shù)可能進(jìn)入讀出電路的反饋回路，電源線上的隨機(jī)擾動(dòng)會(huì)導(dǎo)致讀出電路的振蕩，使其無(wú)法正常工作.

超多通道芯片設(shè)計(jì)時(shí)，需要對(duì)電源和地走線的寄生進(jìn)行計(jì)算.這樣，增加了版圖設(shè)計(jì)的復(fù)雜度，而且對(duì)于通道間串?dāng)_的抑制能力較為有限.為了更好地解決該問(wèn)題，提出了一種可全集成在單個(gè)通道內(nèi)的雙輸出低壓差穩(wěn)壓器(low dropout regulator, LDR)電路.提出的電路可同時(shí)輸出模擬電源電壓(Vdda)和數(shù)字電源電壓(Vddd)，實(shí)現(xiàn)模擬電路和數(shù)字電路的獨(dú)立供電，避免二者之間的相互干擾.如圖1所示，前置放大器、慢成形器、峰值采樣保持電路(peak detect and hold, PDH)、快成形器等對(duì)電源噪聲較為敏感的模擬電路由Vdda供電.而其他電路對(duì)電源噪聲要求不高，由Vddd供電.普通的多通道穩(wěn)壓器一般采用將兩個(gè)獨(dú)立的LDR進(jìn)行集成的方式實(shí)現(xiàn)，因此面積和功耗較大[3].本文所設(shè)計(jì)的穩(wěn)壓器復(fù)用了部分電路，減小了面積和功耗，可以集成于單個(gè)通道內(nèi).通道之間將不再共享電源，可以降低串?dāng)_.

1 電路設(shè)計(jì)

如圖2所示，穩(wěn)壓器由三部分組成：誤差放大器，緩沖級(jí)，輸出級(jí).兩路緩沖級(jí)和輸出級(jí)電路完全相同，分別輸出模擬電源電壓Vdda和數(shù)字電源電壓Vddd.誤差放大器和反饋電阻串共用，可以減小芯片面積.本文LDR與普通LDR的工作原理基本相同.反饋電阻采樣得到反饋電壓，誤差放大器使其與基準(zhǔn)電壓Vref相等，調(diào)節(jié)緩沖級(jí)和輸出級(jí)使得輸出電壓穩(wěn)定為與基準(zhǔn)電壓成一定比例關(guān)系的電壓值.整個(gè)系統(tǒng)為負(fù)反饋.除了該反饋通路外，本文電路增加了一路負(fù)反饋.將輸出電壓輸入誤差放大器和緩沖級(jí)部分電路的電源端，從而形成單位緩沖器結(jié)構(gòu).而輸出級(jí)的電源仍為外部直接輸入電源電壓Vin.因?yàn)闆](méi)有連接反饋電阻，電壓Vddd的調(diào)節(jié)完全靠新增加的負(fù)反饋進(jìn)行控制.誤差放大器將反饋電壓與基準(zhǔn)電壓進(jìn)行對(duì)比運(yùn)算得到電壓Va.輸出穩(wěn)定時(shí)，該電壓也恒定不變.然后，驅(qū)動(dòng)緩沖級(jí)和輸出級(jí)來(lái)保證Vddd不變.但是Vddd的變化無(wú)法反饋給誤差放大器，僅靠緩沖級(jí)進(jìn)行調(diào)節(jié)控制輸出管的柵極電壓.因此，數(shù)字電源電壓Vddd的調(diào)節(jié)能力較差.而數(shù)字電路一般比模擬電路的抗干擾能力強(qiáng)，所以，該電路可滿足設(shè)計(jì)需求.

緩沖級(jí)和輸出級(jí)的晶體管電路如圖3所示.誤差放大器的輸出電壓Va輸入一個(gè)二極管負(fù)載共源放大器中，作為第一級(jí)緩沖，然后輸入給第二級(jí)緩沖，同時(shí)改變電壓極性.最后一級(jí)為共源共柵結(jié)構(gòu)放大器，提供高增益，驅(qū)動(dòng)輸出管.第一級(jí)共源放大器的電源連接到輸出電壓，因此當(dāng)反饋電壓保持不變時(shí)，該級(jí)放大器也可以看作是共柵極放大器.當(dāng)輸出電壓變低時(shí)，共柵放大器輸出變低，輸出管柵極電壓變低，使得輸出電壓升高.整個(gè)回路為負(fù)反饋，從而保持輸出電壓不變.該電路實(shí)質(zhì)上為電位平移結(jié)構(gòu)，輸入電壓Va和輸出電壓Vout之差約為PMOS管的閾值電壓.因此，當(dāng)Va恒定不變時(shí)，在一定負(fù)載電流范圍內(nèi)，Vout也保持不變.另外，將輸出電壓反饋到前級(jí)電路，可以為L(zhǎng)DR的輸出管提供對(duì)地電流通路，在負(fù)載電流為0時(shí)，電路仍可正常工作.

如圖2所示，輸出電壓Vdda和Vddd的生成電路之間相互獨(dú)立.當(dāng)其中一個(gè)輸出端電壓出現(xiàn)電壓陡變時(shí)，另外一個(gè)輸出受到的影響較小.例如，Vddd的負(fù)載電流突然增大，其電壓會(huì)降低.然后，該電壓變化反饋到緩沖級(jí)和輸出級(jí)進(jìn)行調(diào)節(jié)，保持不變.而Vdda通路上只有Va受其影響.這是因?yàn)閂ddd和Va之間存在寄生MOS電容，所以Va發(fā)生較小變化.但是電壓Va主要由誤差放大器確定，所以Vdda幾乎不變化.為了進(jìn)一步降低瞬態(tài)電流的影響，尤其是多個(gè)數(shù)字電路同時(shí)跳變產(chǎn)生的較大瞬態(tài)電流的影響，本文設(shè)計(jì)的穩(wěn)壓器分別在兩個(gè)輸出端加入了濾波電容.

2 仿真結(jié)果與討論

本文提出的穩(wěn)壓器電路基于0.25 μm 2P5M商用標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)實(shí)現(xiàn)，并采用SPECTRE進(jìn)行了仿真.為了驗(yàn)證所設(shè)計(jì)穩(wěn)壓器提供負(fù)載電流的能力，分別在Vdda和Vddd端放置恒定電流源.圖4給出了該負(fù)載特性的仿真結(jié)果.可以看出，Vdda和Vddd可提供的最大負(fù)載電流分別約為4.4 mA和3 mA.因?yàn)閂dda的增益更高，所以可提供的最大負(fù)載電流較大.該穩(wěn)壓器可以滿足文獻(xiàn)[4-5]中單通道讀出電路的電流需求，且留有部分設(shè)計(jì)裕度.

因?yàn)閂dda對(duì)電壓變化要求更高，更易受影響，所以在Vddd端放置一個(gè)峰值為0.5 mA的脈沖電流源來(lái)驗(yàn)證兩個(gè)輸出電壓之間的干擾.為了驗(yàn)證最差情況，分別在兩個(gè)輸出端直流負(fù)載電流均處于最大值時(shí)進(jìn)行仿真，結(jié)果如圖5所示.Vddd上僅出現(xiàn)峰值為27 mV的毛刺，而Vdda的波形上幾乎沒(méi)有變化.這主要由于濾波電容和反饋回路的抑制作用.該波形也驗(yàn)證了提出的穩(wěn)壓器電路可以很好地抑制兩個(gè)輸出端之間的干擾.

本文LDR的版圖如圖6所示，為了保證兩個(gè)輸出電壓相等，兩路緩沖級(jí)和輸出管靠近對(duì)稱擺放，提高器件的匹配度.芯片面積為480 μm×153 μm.誤差放大器等核心電路占的面積較小，大部分面積被濾波電容占據(jù)，其次為輸出管和反饋電阻串.如果實(shí)際應(yīng)用中電流波動(dòng)較小，可以減小濾波電容，從而進(jìn)一步減小芯片面積.也可以考慮一個(gè)穩(wěn)壓器同時(shí)驅(qū)動(dòng)兩個(gè)通路，這樣也可以滿足在通道內(nèi)集成的要求.該穩(wěn)壓器在最大負(fù)載情況下的壓差電壓為0.2 V，消耗的靜態(tài)電流僅為25 μA.因此，全集成到通道內(nèi)，不會(huì)顯著增加單個(gè)通道的功耗.

3 結(jié)論

為了解決讀出電路中通道之間的電源干擾問(wèn)題，本文提出了一種全集成通道級(jí)雙輸出穩(wěn)壓器電路.所提出的電路采用一種簡(jiǎn)單的緩沖器電路結(jié)構(gòu)維持輸出電壓的穩(wěn)定.共用誤差放大器和反饋電阻串，進(jìn)一步減小了芯片面積和功耗.本文電路基于0.25μm 2P5M商用標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)和實(shí)現(xiàn).SPECTRE仿真結(jié)果表明，所設(shè)計(jì)穩(wěn)壓器的負(fù)載能力滿足單通道讀出電路需要，并且可以很好地抑制兩個(gè)輸出電壓之間的干擾.