張曉羽

（航天科工防御技術研究試驗中心 北京 100854）

1 引言

目前可編程邏輯器件［1～2］越來越廣泛，種類也越 來 越 多 ，基 于 SRAM［3～4］（Static Random Access Memory）工藝和基于 FIFO［5～6］（First Input First Out?put）工藝都有廣泛的應用。前期已經(jīng)對SRAM和FIFO做了大量的技術研究和測試程序攻關工作。

某些異步FIFO具有Read Data Flow Through功能和Write Data Flow Through功能。對于Read Da?ta Flow Through模式，在向空存儲器寫入一個數(shù)據(jù)后允許立刻將該數(shù)據(jù)讀出，在此期間，----EF管腳信號會有一個脈沖。對于Write Data Flow Through模式，在從滿的存儲器中讀出一個數(shù)據(jù)后允許立刻寫入一個數(shù)據(jù)，在此期間----FF管腳信號也會有一個脈沖。

目前對Read Data Flow Through功能測試及Write Data Flow Through功能測試關注甚少，因此需要對Read Data Flow Through功能測試以及Write Data Flow Through功能測試進行一定的深入研究。有鑒于此，本文提出了一種異步FIFO特殊功能測試方法，用以完成對于異步芯片的Read Da?ta Flow Through功能和Write Data Flow Through功能的測試。

2 測試原理

本文以具有Read Data Flow Through功能與Write Data Flow Through功能的異步FIFO芯片IDT72V06為例，采用V93000測試系統(tǒng)［7～9］對其進行測試。圖1為用于特殊功能測試的測試平臺連接圖。DPS為V93000系統(tǒng)的電源通道，管腳1～25為V93000系統(tǒng)的數(shù)字通道。V93000系統(tǒng)的DPS給芯片IDT72V06的Vcc管腳提供電源電壓，V93000系統(tǒng)的數(shù)字通道給芯片IDT72V06的Wˉ、D8～D0、管腳提供輸入信號，芯片IDT72V06的管腳輸出信號到V9300-0---系統(tǒng)的數(shù)字通道以供其采樣，芯片IDT72V06的XI和GND管腳接地。需要注意的是，本文采用了V93000測試系統(tǒng)進行說明，但并不限于V93000測試系統(tǒng)，采用其他測試系統(tǒng)也可實現(xiàn)該測試方法，并且該測試方法可應用于其他類似芯片。

圖1 用于異步FIFO特殊功能測試的測試平臺連接圖

在具體的調(diào)試過程中發(fā)現(xiàn)Read Data Fl--o-w-Through模式與Write Data Flow Through模式下EF管腳和管腳的脈沖寬度很窄，導致在較短時間內(nèi)即需要重新調(diào)整參數(shù)重新測試，使測試時間延長，測試效率降低，不便于通用性測試。故本文通過功能測試與交流參數(shù)測試相結(jié)合的方式完成以上兩種功 能的測試：在功能測試［10～12］中，測試 管腳和 管腳在脈沖之后的低電平部分；在交流測試［13～15］中，測試 管腳和 管腳脈沖的高電平部分。

測試管腳和管腳在脈沖之后的低電平部分的測試原理為：對于Read Data Flow Through模式，向空存儲器寫入一個數(shù)據(jù)后立刻將該數(shù)據(jù)讀出，此時看到Q8～Q0管腳在的上升沿之后的（t+t）ns有數(shù)據(jù)輸出，且管腳信號有一個脈WEFA沖，即先由低電平變?yōu)楦唠娖皆儆筛唠娖阶優(yōu)榈碗娖?；對于Write Data Flow Through模式，從滿的存儲器中讀出一個數(shù)據(jù)后立刻寫入一個數(shù)據(jù)，在Wˉ的上升沿時刻，新數(shù)據(jù)經(jīng)由D8～D0管腳被寫入FIFO中，此時也有一個脈沖，即先由低電平變?yōu)楦唠娖皆儆筛唠娖阶優(yōu)榈碗娖?。將管腳與管腳的采樣時 刻選擇在脈沖之后，此時采集到的管腳與管腳信號為低電平。

圖2 Read Data Flow Through功能時序圖

圖3 Write Data Flow Through功能時序圖

3 測試方法實現(xiàn)

基于上述測試原理，本文提出了一種異步FIFO的Read Data Flow Through和Write Data Flow Through功能測試方法。圖4所示為異步FIFO的Read/Write Data Flow Through功能測試方法的流程圖，其包括以下步驟：

Step1：將被測器件包括電源信號管腳、輸入信號管腳、輸出信號管腳在內(nèi)的所有管腳與測試系統(tǒng)連接。

Step2：在測試系統(tǒng)平臺上為被測器件定義相關管腳參數(shù)，包括在數(shù)字引腳設置中定義除電源管腳外的所有管腳的相關參數(shù)，以及在DPS管腳設置中定義電源管腳相關參數(shù)。其具體方法為：在Pin Settings中的Digital Pins中定義除電源管腳外的所有管腳的包含Name、No、Type及 Tester Channel在內(nèi)的所有相關參數(shù)，在DPS Pins中定義電源管腳的包含Name、Polarity及Tester Channel在內(nèi)的所有相關參數(shù)，并選擇相應的DPS Channel Mode。

Step3：在測試系統(tǒng)平臺上定義能滿足功能測試與交流參數(shù)測試的包括電源電平、輸入脈沖電平在內(nèi)的相關電平參數(shù)以及包括訪問時間、采樣時刻在內(nèi)的相關時序參數(shù)，并為相關參數(shù)賦值。其中電平參數(shù)的定義與賦值的方法包括：在Level中的Equation 中建立 EQNSET 1“Functional”，在 EQN?SET 1“Functional”中定義 SPECS和 LEVELSET 1“With_load”；在SpecTool中建立多個Levels Specifi?cation，包含 VCCnorm、VCCmin、VCCmax以及 ACt?est，并給相應的Levels Specification賦值，其賦值需滿足芯片功能測試要求與交流參數(shù)測試要求。在功能測試中時序參數(shù)的定義與賦值的方法包括：在Timing中的 Equation中建立 EQNSET 1“timing equation set”，在 EQNSET 1“timing equation set”中定義SPECS和TIMINGSET 1“Functional”；在Wave Tables中 建 立 WAVETBL“wave table name”；在SpecTool中建立Timing Specification（分別名為Read Flow Through和Write Flow Through），并給相應的Timing Specification賦值，參數(shù)定義與賦值需滿足對被測器件進行功能測試的要求。在交流參數(shù)測試中時序參數(shù)定義與賦值的方法包括：在EQNSET 1“timing equation set”中定義 TIMINGSET 2“tA”，令管腳的采樣時刻等于Wˉ管腳上升沿時刻加上t，令管腳的采樣時刻等于Rˉ管腳WEF上升沿時刻加上tRFF；在SpecTool中建立Timing Specification，參數(shù)設置需滿足交流參數(shù)測試要求。

Step4：建立Read Data Flow Through模式和Write Data Flow Through模式的測試向量，在功能測試中測試 管腳和 管腳在脈沖之后 的低電平部分；在交流測試中測試----管腳和----管腳脈沖的高電平部分。測試EF管腳和FF管腳在脈沖之后的低電平部分的具體方法為：建立測試向量，對Read Data Flow Through模式與Write Data Flow Through模式下的功能進行模擬，并將兩種模式下 管腳與 管腳的采樣時刻設置在脈沖之后，測試管腳與管腳在脈沖之后的低電平部分。本文采用Spec Search方法測試交流參數(shù)tWEF和 tRFF，從而驗證 Read Data FlowThrough 和Write Data Flow Through兩種模式下和兩個管腳信號脈沖的高電平部分。Spec Search方法按照給定的交流測試電平、時序及向量，掃描被測交流參數(shù)的不同值得到使相應的向量由PASS到FAIL或者由FAIL到PASS的臨界值，臨界值即為交流參數(shù)tWEF和tRFF的值。Spec Search的掃描方法為線性方法，步長為0.1 ns。

Step5：建立測試流程（Testflow），對Read Data Flow Through模式與Write Data Flow Through模式進行功能驗證。其中功能測試分別在最小電源電壓、典型電源電壓、最大電源電壓下進行，其測試方法為 ac_tml.AcTest.Functional Test；對 Read Data Flow Through模式下交流參數(shù)tWEF與Write Data Flow Through模式下交流參數(shù)tRFF的測試，其測試方法為ac_tml.AcTest.Spec Search。

圖4 Read/Write Data Flow Through功能測試方法的流程圖

4 結(jié)語

本文提供的測試方法實現(xiàn)了對異步FIFO芯片的Read Data Flow Through功能測試及Write Data Flow Through功能測試，并驗證了Read Data Flow Through和Write Data Flow Through兩種模式下和兩個管腳的相關功能，提高了測試覆蓋率，為具備該功能的異步FIFO測試開發(fā)奠定技術基礎。同時在測試過程中減少了測試時間，提高了測試效率和測試通用性。