滲透緩存命中率誘導(dǎo)的緩存區(qū)域動(dòng)態(tài)分配機(jī)制研究

李靈枝 胡九川 葉笑春 范東睿 嚴(yán)龍

摘要：為解決計(jì)算機(jī)體系結(jié)構(gòu)性能瓶頸——存儲(chǔ)墻問題，在依賴硬件技術(shù)和體系結(jié)構(gòu)創(chuàng)新的同時(shí)，還需優(yōu)化程序算法。傳統(tǒng)算法主要以時(shí)間和空間復(fù)雜度作為衡量指標(biāo)，未考慮計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)設(shè)置。延遲避免和延遲容忍機(jī)制是解決“存儲(chǔ)墻”問題的新途徑。借助一種新型緩存結(jié)構(gòu)——滲透緩存可緩解該問題。利用延遲容忍機(jī)制，通過研究滲透緩存模型在處理器片上數(shù)據(jù)調(diào)配方式，提出一種依據(jù)歷史訪存命中率變化情況動(dòng)態(tài)調(diào)控滲透緩存容量機(jī)制（以下簡(jiǎn)稱動(dòng)態(tài)滲透機(jī)制）。通過改進(jìn)數(shù)據(jù)在滲透緩存上的調(diào)配策略，使緩存容量動(dòng)態(tài)適應(yīng)程序的數(shù)據(jù)特征，經(jīng)過調(diào)整得出命中率更高的緩存結(jié)構(gòu)配置方案。闡述了動(dòng)態(tài)滲透機(jī)制原理與仿真實(shí)驗(yàn)?zāi)Ｐ图軜?gòu)。仿真實(shí)驗(yàn)結(jié)果表明，在SPLASH-2的部分測(cè)試集下，與傳統(tǒng)緩存命中率相比較，平均提高了7.629%;以動(dòng)態(tài)滲透機(jī)制得出的緩存容量配置方案命中率比傳統(tǒng)緩存平均提高31.003%。即在緩存結(jié)構(gòu)改進(jìn)的動(dòng)態(tài)滲透機(jī)制下，訪存命中率得到提高，從而緩解了“存儲(chǔ)墻”問題。

關(guān)鍵詞：滲透緩存;存儲(chǔ)墻;動(dòng)態(tài)緩存分區(qū);緩存容量

DOI： 10. 11907/rjdk，192752

開放科學(xué)（資源服務(wù)）標(biāo)識(shí)碼（OSID）：

中圖分類號(hào)：TP301

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1672-7800（2020）004-0001-08

Research on Dynamic Allocation Mechanism of Cache Area Induced

by Percolation Cache Hit Ratio

LI Lingz-hil. HU Jiu-chuanl . YE Xiao-chunz . FAN Dong-ruj2 ， YAN Lon2

（1.SchooL of Computer and Information Technology ， Beijing Jiaotong University ， Beijing 100044 ， Ch.ina ;

2.State Kev Laboratory of Computer A rchitectu re，Institute of Computing Tecnolog了 ，

Clzine..se Academy of .Science.s ， Beijing 100 190 . Clzina ）Abstract： In order to tackle the performance bottleneck of computer architecture development-memory wall.while rely ing on the in-novation and development of hardware technology and architecture， it is necessary to optimize the program algorithm. Traditional algo-rithms mainly use time and space complexity as a measure. and do not consider the setting of computer storage structure. Delay avoid-ance and delay tolerance mechanisms are new ways to solve the memory wall problem. With the help of a new precolation cache struc-ture and delay tolerance mechanism. this paper proposes a mechanism to dy namically adjust the precolation cache capacity accordingto the change of historical hit rate by studying the allocation method of the precolation cache model on the processor chip. By improvingthe dispatch strategy of' data on the precolation cache storage structure， the capacity of the cache can dvnamically adapt to the charac-teristics of' the program and adjust the cache structure configuration scheme with a higher hit rate.Key Words ： percolation cache; memory wall; dynamic cache partition; cache capacity

收稿日期：2019-12-16

基金項(xiàng)目：國家自然科學(xué)基金項(xiàng)目（61732018）

作者簡(jiǎn)介：李靈枝（1995-），女，北京交通大學(xué)計(jì)算機(jī)與信息技術(shù)學(xué)院碩士研究生，CCF會(huì)員，研究方向?yàn)橛?jì)算機(jī)體系結(jié)構(gòu)、軟件工程;

胡九川（1965-），男，博士，CCF會(huì)員，北京交通大學(xué)計(jì)算機(jī)與信息技術(shù)學(xué)院副教授，研究方向?yàn)橛?jì)算機(jī)體系結(jié)構(gòu)、范疇論;葉笑春（1981-），男，博士，中國科學(xué)院計(jì)算技術(shù)研究所計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室副研究員，研究方向?yàn)楸姾颂幚砥髟O(shè)計(jì);范東睿（1979-），男，博士，CCF會(huì)員，中國科學(xué)院計(jì)算技術(shù)研究所計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室研究員，研究方向?yàn)楦咄勘姾颂幚砥黧w系結(jié)構(gòu);嚴(yán)龍（1988-），男，碩士，中國科學(xué)院計(jì)算技術(shù)研究所計(jì)算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室工程師，研究方向?yàn)橛?jì)算機(jī)體系結(jié)構(gòu)。

本文通訊作者：李靈枝。

O 引言

訪存延遲是造成存儲(chǔ)墻問題的重要原因之一，也是高性能、高通量計(jì)算性能提高的主要瓶頸之一[1-2]。通過預(yù)取技術(shù)可以隱藏長時(shí)間訪存延遲，降低代價(jià)高昂的流水線停滯概率，以緩解存儲(chǔ)墻問題。為保證預(yù)取的有效性和準(zhǔn)確性，需要在預(yù)取策略中權(quán)衡不同影響因素，如在恒定步幅預(yù)取中合理設(shè)置預(yù)取步幅，在全局歷史緩沖預(yù)取中合理設(shè)定要觀測(cè)的歷史數(shù)據(jù)范圍。顯然，要節(jié)省處理器資源，提高預(yù)取器的準(zhǔn)確度，無疑會(huì)增加預(yù)取算法的復(fù)雜度和技術(shù)難度。無論采用何種預(yù)取方法，擴(kuò)大預(yù)取范圍都會(huì)導(dǎo)致數(shù)據(jù)準(zhǔn)確度降低，不準(zhǔn)確的預(yù)取更會(huì)污染緩存，導(dǎo)致處理器性能下降。

為了更好地權(quán)衡預(yù)取精度與預(yù)取范圍的關(guān)系，本文將預(yù)取思想融合到滲透技術(shù)中，改變過去由缺失數(shù)據(jù)觸發(fā)預(yù)取的傳統(tǒng)模式，實(shí)現(xiàn)將數(shù)據(jù)源源不斷的涌向處理器核周圍的動(dòng)態(tài)滲透機(jī)制。滲透技術(shù)是預(yù)取技術(shù)的深化，指在處理器訪問某個(gè)數(shù)據(jù)之前即預(yù)測(cè)到處理器需要該數(shù)據(jù)并將其預(yù)先取到片上緩存中，從而避免較高的訪存延遲。動(dòng)態(tài)滲透機(jī)制通過在應(yīng)用程序的訪存過程中設(shè)置固定檢查點(diǎn)，定期檢測(cè)應(yīng)用程序的訪存命中率，據(jù)此動(dòng)態(tài)調(diào)配滲透緩存容量，以達(dá)到提高訪存命中率目的。

靜態(tài)滲透研究[3-4]提出以泉吸和泉涌緩存作為數(shù)據(jù)載體的新型層次存儲(chǔ)結(jié)構(gòu)模型，結(jié)合該模型提出相應(yīng)的靜態(tài)滲透數(shù)據(jù)調(diào)配方式。由于固定統(tǒng)一的緩存數(shù)據(jù)調(diào)配方式不能靈活動(dòng)態(tài)地對(duì)不同訪存模式各程序區(qū)分處理，使得滲透緩存對(duì)處理器發(fā)來的訪存請(qǐng)求只能機(jī)械地作出回應(yīng)，導(dǎo)致滲透緩存存儲(chǔ)結(jié)構(gòu)優(yōu)勢(shì)未充分利用。為解決上述問題，本文提出有針對(duì)性地對(duì)不同訪存模式程序進(jìn)行滲透處理算法，依據(jù)歷史訪存命中率數(shù)據(jù)動(dòng)態(tài)調(diào)控滲透緩存容量，充分利用數(shù)據(jù)滲透緩存結(jié)構(gòu)優(yōu)勢(shì)，快速分析訪存蹤跡，挖掘出該程序總體訪存數(shù)據(jù)特征，識(shí)別當(dāng)前程序的訪存模式，經(jīng)過多輪動(dòng)態(tài)反饋機(jī)制，最后找到最適合當(dāng)前程序訪存特征的緩存存儲(chǔ)結(jié)構(gòu)配置方案，并通過實(shí)驗(yàn)仿真檢驗(yàn)算法結(jié)果。

仿真實(shí)驗(yàn)結(jié)果表明，在SPLASH-2的部分測(cè)試集LU、WORDCOUNT、CHOLESKY和RANDOM下，動(dòng)態(tài)調(diào)控緩存命中率比傳統(tǒng)方式分別提高6.3482%、3.3021%、0.5124%、20.3538%.在動(dòng)態(tài)滲透算法得出的緩存配置方案下，緩存命中率分別提高84.6522%、4.9791%、9.8053%、24.5741%，表明動(dòng)態(tài)滲透算法能夠避免訪存延遲，提高處理器性能。

1 相關(guān)工作

為避免訪存延遲影響計(jì)算機(jī)性能，人們不斷改進(jìn)緩存技術(shù)、軟硬件預(yù)取、多線程和亂序執(zhí)行思想以及工業(yè)集成技術(shù)。順序預(yù)取[5]、步幅預(yù)取[6]、馬爾可夫預(yù)取[7]以及全局歷史緩沖預(yù)取[8]等技術(shù)不斷在改進(jìn)中發(fā)展，雖然預(yù)取已經(jīng)取得了很好效果，但被動(dòng)的、不適用于多級(jí)層次緩存結(jié)構(gòu)的緩存處理方式，以及不能良好平衡預(yù)取精度和預(yù)取范圍的預(yù)取技術(shù)，需要結(jié)合滲透思想作進(jìn)一步改進(jìn)，從而更好地緩解存儲(chǔ)墻問題，提高處理器性能。

滲透技術(shù)最初在文獻(xiàn)[9]中以線程滲透一詞提出，旨在充分利用處理器上的硬件線程資源達(dá)到線程間相互容忍延遲的目的。由于需要軟件環(huán)境支持，線程滲透目前暫未實(shí)現(xiàn);文獻(xiàn)[10]提出滲透延遲容忍模型，將存儲(chǔ)空間劃分為低延遲的核內(nèi)存儲(chǔ)空間和高延遲的核外存儲(chǔ)空間，并允許并行訪問。該文獻(xiàn)只對(duì)特定問題進(jìn)行了研究，對(duì)于求解其它非規(guī)則問題則暫未給出證明;文獻(xiàn)[11]提出N-層滲透執(zhí)行模型，旨在線程執(zhí)行時(shí)就把下一線程所需數(shù)據(jù)準(zhǔn)備好，并把前一線程所訪問過的數(shù)據(jù)滲透存儲(chǔ)到下一級(jí)緩存中;文獻(xiàn)[12]分解了訪存操作，從線程仿真層面動(dòng)態(tài)決定計(jì)算操作和訪存操作的時(shí)序關(guān)系，明確數(shù)據(jù)在存儲(chǔ)層次中的移動(dòng)方向。由于滲透操作需程序員人為顯式指定，使技術(shù)實(shí)現(xiàn)較為困難;文獻(xiàn)[3]、文獻(xiàn)[4]從緩存結(jié)構(gòu)層面深入分析滲透數(shù)據(jù)在存儲(chǔ)層次中的移動(dòng)軌跡，提出改進(jìn)的滲透緩存結(jié)構(gòu)和相應(yīng)數(shù)據(jù)調(diào)配方式。由于對(duì)不同程序采用統(tǒng)一、靜態(tài)的緩存調(diào)配方式，忽略了探究不同程序數(shù)據(jù)特點(diǎn)，仿真實(shí)驗(yàn)雖取得了良好效果，但對(duì)數(shù)據(jù)局部性研究空間還很大。

預(yù)取技術(shù)與滲透技術(shù)的研究重心大多集中在數(shù)據(jù)到達(dá)處理器前的階段，即未被處理器訪問過的數(shù)據(jù)。文獻(xiàn)[13]、文獻(xiàn)[14]指出，在研究緩存數(shù)據(jù)整體特征時(shí)，被處理器訪問過的數(shù)據(jù)同樣具有重要價(jià)值;文獻(xiàn)[13]提出定向反饋預(yù)取機(jī)制，結(jié)合特定歷史數(shù)據(jù)信息動(dòng)態(tài)調(diào)整預(yù)取數(shù)據(jù)的存放位置。借助預(yù)取請(qǐng)求的準(zhǔn)確性、及時(shí)性和由預(yù)取引起的緩存污染估計(jì)預(yù)取器的有效性;為了改善多核系統(tǒng)中共享緩存的分區(qū)策略，文獻(xiàn)[15]、文獻(xiàn)[16]提出由初始化、回滾和重分區(qū)3階段實(shí)現(xiàn)的緩存分區(qū)算法，實(shí)驗(yàn)證明該策略可以提高多核系統(tǒng)的吞吐量，改善系統(tǒng)公平性。本文綜合前人研究，提出單核處理器片上對(duì)三級(jí)滲透緩存進(jìn)行動(dòng)態(tài)分區(qū)的動(dòng)態(tài)滲透算法，將調(diào)配數(shù)據(jù)方式從被動(dòng)預(yù)取轉(zhuǎn)變?yōu)橹鲃?dòng)預(yù)取，明確定義了焦點(diǎn)數(shù)據(jù)和滲透數(shù)據(jù)。在緩存數(shù)據(jù)到達(dá)和離開處理器的整個(gè)過程中充分利用數(shù)據(jù)的及時(shí)局部性減小訪存延遲，以找到緩存結(jié)構(gòu)配置的更優(yōu)方案。

2研究?jī)?nèi)容

2.1動(dòng)態(tài)滲透緩存結(jié)構(gòu)

本文依據(jù)數(shù)據(jù)的及時(shí)局部性特征定義一個(gè)及時(shí)局部組，如圖1所示，下面從時(shí)間和空間兩方面解釋緩存數(shù)據(jù)的及時(shí)局部性。在局部時(shí)間內(nèi)，剛被處理器訪問過的數(shù)據(jù)再次被處理器訪問的概率較大;在局部空間內(nèi)，剛被處理器訪問過的數(shù)據(jù)前后緊鄰的數(shù)據(jù)塊在局部時(shí)間范圍內(nèi)被訪問的概率也較大。不同距離間隔和時(shí)間間隔都會(huì)造成應(yīng)用程序在及時(shí)局部性上的差異波動(dòng)。穩(wěn)定的數(shù)據(jù)及時(shí)局部性是縮小訪存延遲，提高處理器性能的基本保證。圖

李靈枝，胡九川，葉笑春，等：滲透緩存命中率誘導(dǎo)的緩存區(qū)域動(dòng)態(tài)分配機(jī)制研究1中，焦點(diǎn)數(shù)據(jù)為處理器主動(dòng)要訪存的數(shù)據(jù)（紅色小方塊）;焦點(diǎn)數(shù)據(jù)所在塊為焦點(diǎn)數(shù)據(jù)塊（緩存塊4）;與焦點(diǎn)數(shù)據(jù)塊緊鄰的緩存塊1、2、3、5、6、7為滲透數(shù)據(jù)塊，顯然滲透數(shù)據(jù)塊對(duì)于焦點(diǎn)數(shù)據(jù)塊來說具有更好的及時(shí)局部性。

為有效保證處理器訪問某數(shù)據(jù)時(shí)，該數(shù)據(jù)恰好剛剛到達(dá)處理器周圍的片上存儲(chǔ)空間中，既不過早也不過晚，本文采用兼具時(shí)間局部性和空間局部性的三級(jí)滲透緩存代替?zhèn)鹘y(tǒng)緩存。滲透緩存結(jié)構(gòu)和傳統(tǒng)緩存結(jié)構(gòu)區(qū)別如圖1所示，每級(jí)緩存都由兩個(gè)性質(zhì)不同的泉吸緩存（ SpringDraw Cache）和泉涌緩存（Spring Push Cache）構(gòu)成。SDC存儲(chǔ)焦點(diǎn)數(shù)據(jù)塊，即被訪問過的數(shù)據(jù)，主要負(fù)責(zé)維護(hù)數(shù)據(jù)的時(shí)間局部性關(guān)系。SPC存儲(chǔ)滲透數(shù)據(jù)塊，即未被訪問過的、焦點(diǎn)數(shù)據(jù)周邊的數(shù)據(jù)，主要負(fù)責(zé)維護(hù)數(shù)據(jù)的空間局部性關(guān)系。各級(jí)滲透緩存分別賦予不同的、針對(duì)處理器內(nèi)核訪存行為特點(diǎn)的數(shù)據(jù)緩存功能。當(dāng)焦點(diǎn)數(shù)據(jù)塊被遷移到處理器中使用時(shí)，一個(gè)及時(shí)局部組中的滲透數(shù)據(jù)塊，會(huì)根據(jù)與焦點(diǎn)數(shù)據(jù)的不同距離主動(dòng)遷移到各級(jí)SPC緩存中。當(dāng)處理器用完焦點(diǎn)數(shù)據(jù)時(shí)，焦點(diǎn)數(shù)據(jù)塊會(huì)根據(jù)遷出處理器時(shí)間的長短，依次以優(yōu)先級(jí)由高到低地按一級(jí)、二級(jí)、三級(jí)泉吸緩存順序遷移到SDC中。

宏觀上數(shù)據(jù)的流通方向如圖1中紅色箭頭所示，滲透數(shù)據(jù)從內(nèi)存遷到SPC，焦點(diǎn)數(shù)據(jù)從處理器遷到SDC。滲透緩存的緩存單元由有效位valid、標(biāo)記tag和數(shù)據(jù)data三部分構(gòu)成，多個(gè)緩存單元構(gòu)成一個(gè)滲透緩存，如圖2所示。在程序執(zhí)行過程中，滲透數(shù)據(jù)會(huì)隨著焦點(diǎn)數(shù)據(jù)的移動(dòng)而動(dòng)態(tài)改變，那些主動(dòng)滲透遷移到片上的各級(jí)緩存數(shù)據(jù)匯聚在一起，隨著焦點(diǎn)數(shù)據(jù)的流動(dòng)，源源不斷地流向處理器核周圍，形成一種處理器被數(shù)據(jù)包圍起來的態(tài)勢(shì)，以提高處理器訪存的命中率。

在處理器訪問焦點(diǎn)數(shù)據(jù)時(shí)，滲透數(shù)據(jù)塊會(huì)被搬運(yùn)到泉涌緩存中來，按照它們與焦點(diǎn)數(shù)據(jù)塊在內(nèi)存中的距離劃分重要程度，數(shù)據(jù)塊越重要就放置在泉涌緩存的越高層級(jí)。隨著訪問繼續(xù)，泉涌緩存中的數(shù)據(jù)塊重要程度發(fā)生變化，更重要的數(shù)據(jù)塊會(huì)搬運(yùn)到更高的層級(jí)。因此，即使處理器訪問泉涌緩存中的數(shù)據(jù)塊在該數(shù)據(jù)塊還未到達(dá)最高層級(jí)的泉涌緩存中，也可能已經(jīng)在低層級(jí)的泉涌緩存中，這樣就避免了過長的訪存延遲。

2.2動(dòng)態(tài)滲透調(diào)配原理

不同配置的緩存結(jié)構(gòu)會(huì)導(dǎo)致緩存命中率出現(xiàn)明顯差異。由于不同程序具有不同訪存軌跡特征，所以不同容量配置的滲透緩存其命中率也會(huì)有所波動(dòng)，如果將固定統(tǒng)一的滲透緩存結(jié)構(gòu)用于迥然不同的訪存程序中，很可能導(dǎo)致滲透緩存的性能優(yōu)勢(shì)不能更好利用，因此本文提出適用于非特定應(yīng)用程序的、可動(dòng)態(tài)改變滲透緩存容量的調(diào)配策略，以進(jìn)一步挖掘滲透緩存的性能優(yōu)勢(shì)。

為了充分兼顧數(shù)據(jù)的時(shí)間與空間及時(shí)局部性，設(shè)置處理器訪問滲透緩存的順序?yàn)榈谝患?jí)緩存到第二級(jí)緩存再到第三級(jí)緩存，在每級(jí)緩存內(nèi)部先訪問SDC再訪問SPC。滲透操作在處理器發(fā)出訪存請(qǐng)求時(shí)展開，滲透數(shù)據(jù)的同時(shí)隱藏了處理器訪問已滲透到緩存中數(shù)據(jù)的加載延遲，從而達(dá)到延遲容忍的效果。舉例說明一輪滲透操作如下：每當(dāng)處理器發(fā)出讀寫請(qǐng)求便觸發(fā)一輪動(dòng)態(tài)滲透操作，在一輪動(dòng)態(tài)滲透過程中一個(gè)及時(shí)局部組中的數(shù)據(jù)塊全部主動(dòng)遷移到指定緩存中，其中焦點(diǎn)數(shù)據(jù)被遷移到處理器中直接使用，焦點(diǎn)數(shù)據(jù)塊遷移到第一級(jí)SDC中，以當(dāng)前焦點(diǎn)數(shù)據(jù)塊為中心的一個(gè)及時(shí)局部組中的滲透數(shù)據(jù)塊3和5遷移到第一級(jí)SPC中，滲透數(shù)據(jù)塊2和6遷移到第二級(jí)SPC，滲透數(shù)據(jù)塊l和7遷移到第三級(jí)SPC，過程如圖1所示。

本文提出的動(dòng)態(tài)滲透機(jī)制主要分為兩個(gè)環(huán)節(jié)，第一環(huán)節(jié)先通過分析不同程序獨(dú)有的數(shù)據(jù)特征，經(jīng)過多輪動(dòng)態(tài)調(diào)整后，得出最符合當(dāng)前程序的緩存結(jié)構(gòu)配置方案，仿真實(shí)驗(yàn)結(jié)果表明在此過程中，動(dòng)態(tài)緩存的命中率比傳統(tǒng)緩存高。前義中提出的多輪調(diào)整最多需要四輪，初始條件下SDC和SPC在第一、二、三級(jí)SDC和SPC上都是平均分配緩存容量大小;在程序運(yùn)行到第一個(gè)監(jiān)測(cè)點(diǎn)時(shí)，執(zhí)行第一輪動(dòng)態(tài)滲透，通過兩兩三組SDC和SPC的命中率大小比較可能得出兩種調(diào)整方向;在選擇了當(dāng)前最優(yōu)的調(diào)度方案后，繼續(xù)滲透操作;在到達(dá)第二個(gè)監(jiān)測(cè)點(diǎn)時(shí)開始執(zhí)行第二輪調(diào)整，此時(shí)比較以第一輪調(diào)整后的緩存容量分配方案下SDC和SPC的命中率分布情況，同樣有兩種調(diào)整方向，選擇最優(yōu)的分配方案，繼續(xù)后續(xù)滲透操作;在到達(dá)第三個(gè)監(jiān)測(cè)點(diǎn)時(shí)開始執(zhí)行第三輪調(diào)整，此時(shí)動(dòng)態(tài)調(diào)整的方向需要分情況討論，如果在同級(jí)緩存內(nèi)第一、二輪調(diào)整是同時(shí)有利于SDC（ SPC）的，此時(shí)需要選擇有利于SPC（SDC）的方向進(jìn)

行調(diào)整，目的是為了通過第四個(gè)監(jiān)測(cè)點(diǎn)時(shí)，驗(yàn)證得出是否前者是最終滲透方案;如果在第三輪動(dòng)態(tài)滲透時(shí)發(fā)現(xiàn)第一、二輪動(dòng)態(tài)滲透是互逆的滲透操作，則直接比較第一、二輪動(dòng)態(tài)調(diào)整后，同級(jí)SDC和SPC中各白的命中率表現(xiàn)，選擇命中率較高的作為最終滲透方案，并且不再需要第四輪動(dòng)態(tài)滲透了

動(dòng)態(tài)滲透機(jī)制的第二環(huán)節(jié)主要為了驗(yàn)證第一環(huán)節(jié)得出的方案是否是更有效的，因此以第一環(huán)節(jié)得到的緩存配置方案作為初始條件再一次去仿真驗(yàn)證，實(shí)驗(yàn)結(jié)果表明滲透緩存在此基礎(chǔ)上的命中率能被進(jìn)一步提高。

2.3歷史命中率誘導(dǎo)的滲透緩存容量動(dòng)態(tài)調(diào)控算法

本文中定義（l）為滲透緩存中泉吸、泉涌的命中率表示：

其中上標(biāo)j為滲透的輪數(shù);下標(biāo)Cl為第i級(jí)泉吸或泉涌緩存，d為SDC，p為SPC，i為滲透緩存級(jí)數(shù)，如d2表示第二級(jí)泉吸緩存;白變量x為滲透數(shù)據(jù)的時(shí)鐘周期為緩存ci的命中次數(shù);為訪問緩存Cl的次數(shù);為緩存ci的容量大小;表示動(dòng)態(tài)調(diào)控因子;signa/：表示動(dòng)態(tài)滲透調(diào)整信號(hào)，可取0，l兩種情況

用式（2）表示第i輪動(dòng)態(tài)調(diào)控過程中滲透緩存的總命中率。

設(shè)置t為四個(gè)動(dòng)態(tài)調(diào)控的時(shí)間點(diǎn)如圖3所示，在T0時(shí)刻到t1。時(shí)刻為第一輪滲透，第二、三、四輪滲透依次類推。t0時(shí)刻開始動(dòng)態(tài)滲透，初始化操作，將各級(jí)滲透緩存平均分配給泉吸泉涌緩存;之后開始對(duì)滲透緩存進(jìn)行第一、二、

三、四輪動(dòng)態(tài)調(diào)控并得出結(jié)果。

算法Y：依據(jù)歷史訪存命中率變化動(dòng)態(tài)調(diào)控滲透緩存容量算法。

輸入：

輸…：

tl時(shí)刻進(jìn)行第一輪動(dòng)態(tài)淵控

t2時(shí)刻進(jìn)行第二輪動(dòng)態(tài)調(diào)控

t3時(shí)刻進(jìn)行第三輪動(dòng)態(tài)淵控，為l時(shí)，在t4時(shí)刻進(jìn)行第四輪動(dòng)態(tài)淵控

結(jié)合前文提出的動(dòng)態(tài)滲透機(jī)制，概述動(dòng)態(tài)滲透算法調(diào)控過程如下：

t1時(shí)刻：計(jì)算各級(jí)滲透緩存中，的值，大的增加倍容量，小的減小倍容量，調(diào)整結(jié)束后發(fā)送給各

李靈枝，胡九川，葉笑春，等：滲透緩存命中率誘導(dǎo)的緩存區(qū)域動(dòng)態(tài)分配機(jī)制研究個(gè)緩存模塊調(diào)整信號(hào)，等待第二輪動(dòng)態(tài)調(diào)控;

時(shí)刻：計(jì)算和，若高，則反向調(diào)整同級(jí)間SDC和SPC的大小，調(diào)整后發(fā)送給各個(gè)緩存模塊調(diào)整信號(hào)，否則不調(diào)整，等待第三輪動(dòng)態(tài)調(diào)控;

t3時(shí)刻：若第二輪反向調(diào)整，比較，選擇值最大時(shí)緩存大小分配比例;若第二輪沒反向調(diào)整，且 大于 ，則反向調(diào)整并等待第四輪動(dòng)態(tài)調(diào)控，否則選擇第三輪緩存大小分配比例;

t4時(shí)刻：由于只有在第二、三輪滲透參數(shù)一致的情況下，才會(huì)有第四輪比較，所以此時(shí)，直接比較 ，選擇值最大時(shí)的緩存大小分配比例，即為動(dòng)態(tài)滲透得出的最佳分配比例。

3仿真實(shí)驗(yàn)

3.1仿真平臺(tái)模塊設(shè)計(jì)

本文的關(guān)注焦點(diǎn)在于滲透緩存，所以仿真實(shí)驗(yàn)設(shè)計(jì)主要實(shí)現(xiàn)處理器、滲透緩存、內(nèi)存以及動(dòng)態(tài)滲透主要和緩存密切相關(guān)的模塊，滲透緩存動(dòng)態(tài)調(diào)控原理和功能邏輯結(jié)構(gòu)如圖4所示，各個(gè)模塊功能依次如下：

處理器模塊負(fù)責(zé)讀取測(cè)試集中的訪存地址，解析焦點(diǎn)數(shù)據(jù)和滲透數(shù)據(jù)地址;再將滲透請(qǐng)求信號(hào)和地址信號(hào)發(fā)送給滲透緩存模塊;等待動(dòng)態(tài)滲透模塊發(fā)來的一輪滲透完成信號(hào)和動(dòng)態(tài)滲透信號(hào)，一旦收到一輪滲透完成信號(hào)，則處理器模塊開始獲取下一條訪存地址。一旦收到動(dòng)態(tài)滲透信號(hào)，則動(dòng)態(tài)調(diào)整后續(xù)滲透操作中的滲透參數(shù)。如此循環(huán)直至訪存蹤跡文件讀完。

滲透緩存模塊收到來自處理器或上級(jí)緩存發(fā)來的滲透請(qǐng)求信號(hào)和地址信號(hào)后，判斷是否在當(dāng)前緩存命中。若未命中則該請(qǐng)求繼續(xù)發(fā)送給下級(jí)緩存或內(nèi)存;若命中，則將即將被覆蓋的數(shù)據(jù)遷移到下一級(jí)緩存中。每完成一個(gè)滲透數(shù)據(jù)塊遷移操作，緩存模塊便給動(dòng)態(tài)滲透模塊發(fā)送一個(gè)單次滲透完成信號(hào)。

內(nèi)存模塊處理來白緩存的滲透請(qǐng)求信號(hào)、來自泉吸緩存的替換請(qǐng)求信號(hào)。將在緩存中缺失的滲透數(shù)據(jù)塊復(fù)制給相應(yīng)的緩存。

動(dòng)態(tài)滲透模塊收集來自滲透緩存模塊的一次滲透完成信號(hào)，一旦這些信號(hào)達(dá)到一輪滲透操作應(yīng)該遷移的數(shù)據(jù)塊個(gè)數(shù)，就給處理器模塊發(fā)送一個(gè)一輪滲透完成信號(hào)。一旦時(shí)鐘周期到達(dá)設(shè)定好的時(shí)間點(diǎn)，就依次開始四輪動(dòng)態(tài)調(diào)控操作，一輪動(dòng)態(tài)滲透完成時(shí)發(fā)送對(duì)應(yīng)信號(hào)給處理器和滲透緩存模塊，使得在后續(xù)的訪存操作滲透緩存容量得到動(dòng)態(tài)改變。

3.2滲透緩存參數(shù)設(shè)置

本文通過仿真平臺(tái)實(shí)現(xiàn)了傳統(tǒng)緩存模型和動(dòng)態(tài)滲透緩存模型。傳統(tǒng)緩存是目前通用處理器芯片中采用的三級(jí)緩存模式，動(dòng)態(tài)滲透緩存模型為上文介紹的三級(jí)泉吸泉涌緩存，兩種緩存的訪存順序分別如圖5、6所示。處理器訪問傳統(tǒng)緩存時(shí)依次訪問第一級(jí)、第二級(jí)、第三級(jí)緩存，若在第一級(jí)緩存發(fā)生命中，則直接對(duì)數(shù)據(jù)進(jìn)行讀寫操作;否則，將數(shù)據(jù)所在的數(shù)據(jù)塊從下級(jí)緩存或內(nèi)存中取到第一級(jí)緩存中再進(jìn)行讀寫操作。

處理器訪問滲透緩存時(shí)，先根據(jù)圖5中指定的訪問順序依次訪問滲透緩存，如果處理器訪問的數(shù)據(jù)在泉涌緩存命中，則該數(shù)據(jù)被遷移到第一級(jí)泉吸緩存，同時(shí)把及時(shí)局部組中沒有遷移到泉涌緩存中的數(shù)據(jù)滲透進(jìn)來;如果處理器訪問的數(shù)據(jù)在泉吸緩存命中，則該數(shù)據(jù)不發(fā)生遷移，也不發(fā)生數(shù)據(jù)滲透;如果要訪問的數(shù)據(jù)沒有在滲透緩存中命中，則訪問內(nèi)存，同時(shí)出發(fā)一輪全新的滲透操作，即將處理器訪問的數(shù)據(jù)發(fā)送給第一層泉吸緩存，將及時(shí)局部組中其余的滲透數(shù)據(jù)發(fā)送給各級(jí)泉涌緩存。當(dāng)滲透數(shù)據(jù)到達(dá)時(shí)，若泉吸緩存已滿，則滲透過來的新數(shù)據(jù)需覆蓋原來的數(shù)據(jù)，同時(shí)被覆蓋的數(shù)據(jù)被遷移到下級(jí)泉吸緩存或內(nèi)存中。

滲透緩存只要處理器發(fā)出讀寫訪存請(qǐng)求，都將觸發(fā)一輪滲透數(shù)據(jù)的遷移過程，而傳統(tǒng)緩存只遷移當(dāng)前數(shù)據(jù)塊到緩存中。顯然，處理器訪問傳統(tǒng)緩存始終只對(duì)所訪問的數(shù)據(jù)所在的那一個(gè)數(shù)據(jù)塊進(jìn)行操作，而處理器訪問滲透緩存則需要對(duì)及時(shí)局部組中所有的數(shù)據(jù)塊進(jìn)行操作。

仿真實(shí)驗(yàn)中傳統(tǒng)緩存和滲透緩存參數(shù)配置如表1所示，滲透緩存和傳統(tǒng)緩存的總?cè)萘看笮∠嗟?，?dòng)態(tài)滲透算法通過改變緩存的組數(shù)實(shí)現(xiàn)對(duì)緩存容量的動(dòng)態(tài)分配。

3.3實(shí)驗(yàn)結(jié)果

由于滲透緩存的結(jié)構(gòu)以及數(shù)據(jù)搬運(yùn)數(shù)量、調(diào)配方法跟傳統(tǒng)緩存在較大區(qū)別，若采用傳統(tǒng)緩存的周期時(shí)間計(jì)算方法作為動(dòng)態(tài)滲透緩存的性能評(píng)估指標(biāo)，其準(zhǔn)確性和有效性有待商榷。因此本文采用文獻(xiàn)[17]中對(duì)多級(jí)緩存的耗時(shí)估算方法作為動(dòng)態(tài)滲透緩存的性能評(píng)估指標(biāo)，該估算方法中的關(guān)鍵參數(shù)為緩存命中率，一般而言，命中率越高緩存性能越高，因此滲透緩存命中率可作為現(xiàn)階段評(píng)估緩存性能的主要指標(biāo)。考慮到緩存是處理器的重要耗能單元，在本文提出的機(jī)制中，每次訪存操作都有可能會(huì)觸發(fā)相關(guān)滲透操作，即將會(huì)有更多的數(shù)據(jù)換入和換出操作，可能會(huì)導(dǎo)致能耗開銷增加，所以本文通過在單位時(shí)間內(nèi)處理相同數(shù)據(jù)所消耗的時(shí)間來衡量滲透緩存所帶來的額外功耗。

本文選用的測(cè)試基準(zhǔn)用例為斯坦福大學(xué)開發(fā)的“面向共享存儲(chǔ)的并行應(yīng)用程序（ Stanfo-d Parallel Applications forShared Memorv）”第二版（SPLASH-2），測(cè)試集中的訪存蹤跡是由C語言和pthread編寫的多線程程序生成。本文為了體現(xiàn)時(shí)間和空間局部性，選用了SPLASH-2測(cè)試集中Choleskv、連續(xù)LU為核心測(cè)試用例。其中Choleskv將一個(gè)稀疏矩陣表示分解為一個(gè)下三角矩陣及其轉(zhuǎn)置;連續(xù)LU將一個(gè)密集矩陣分解為一個(gè)上三角矩陣和一個(gè)下三角矩陣的乘積，并允許相鄰的數(shù)據(jù)被劃分到同一個(gè)塊中，分解時(shí)使用分塊訪問技術(shù)來挖掘每個(gè)獨(dú)立子塊中的時(shí)間局部性。此外，本文還選用普通的Wordcount程序的訪存蹤跡和隨機(jī)生成的訪存蹤跡作為測(cè)試集進(jìn)行仿真實(shí)驗(yàn)，驗(yàn)證動(dòng)態(tài)調(diào)控算法的普適性。

各個(gè)測(cè)試集中三級(jí)滲透泉吸、泉涌緩存的仿真結(jié)果命中率表現(xiàn)分別如下圖7、8、9、10所示，文獻(xiàn)[14][18]中指出過多的依賴歷史數(shù)據(jù)會(huì)導(dǎo)致算法的效率降低，即良好的算法需要在普適性、簡(jiǎn)單性和累積參照數(shù)據(jù)之間取得平衡。因此本文設(shè)計(jì)仿真實(shí)驗(yàn)時(shí)，設(shè)置了不同大小的歷史數(shù)據(jù)作為累積信息，用¨表示，其中min表示在一輪動(dòng)態(tài)滲透的過程中參考的歷史數(shù)據(jù)大小為總測(cè)試集的2.5%，mid與max分別為5%和10%。

實(shí)驗(yàn)結(jié)果表明在隨機(jī)訪存蹤跡、Choleskv和Wordcount測(cè)試集下，泉吸緩存的命中率相對(duì)較高，即被訪問過的數(shù)據(jù)更趨向于再次被訪問，數(shù)據(jù)的時(shí)間局部性較好。而在連續(xù)LU測(cè)試集的情況下，第二級(jí)泉涌緩存和第三級(jí)泉吸緩

動(dòng)態(tài)滲透算法在不同測(cè)試集下的時(shí)間消耗如下圖11所示。傳統(tǒng)表示傳統(tǒng)的三級(jí)緩存;動(dòng)態(tài)一1結(jié)果是在動(dòng)態(tài)調(diào)控滲透過程中得出的結(jié)果，即動(dòng)態(tài)滲透算法的第一環(huán)節(jié);動(dòng)態(tài)一2結(jié)果是以動(dòng)態(tài)滲透算法得出最佳滲透緩存容量配置為初始條件時(shí)得到的結(jié)果，即動(dòng)態(tài)滲透算法的第二環(huán)節(jié);靜態(tài)表示靜態(tài)滲透得到的結(jié)果。存的命中率相對(duì)更高，即與焦點(diǎn)數(shù)據(jù)塊隔一個(gè)數(shù)據(jù)塊的數(shù)據(jù)和被訪問過的數(shù)據(jù)更可能被訪問，即及時(shí)局部性整體較好。

李靈枝，胡九川，葉笑春，等：滲透緩存命中率誘導(dǎo)的緩存區(qū)域動(dòng)態(tài)分配機(jī)制研究

上圖中，相較于傳統(tǒng)的三級(jí)緩存而言，新型的以SDC、SPC構(gòu)成的三級(jí)滲透緩存雖然在命中率上有所提高，但是在耗時(shí)上也有明顯增加?？梢钥闯觯瑒?dòng)態(tài)滲透相較于靜態(tài)滲透而言，功耗依然是較小的;在LU測(cè)試集下動(dòng)態(tài)滲透的兩個(gè)階段所消耗的時(shí)間有明顯波動(dòng)，在動(dòng)態(tài)一1的滲透階段SDC和SPC容量的動(dòng)態(tài)調(diào)整過程中，緩存數(shù)據(jù)的換入換出破壞了LU連續(xù)測(cè)試集（將一個(gè)密集矩陣分解為一個(gè)上三角矩陣和一個(gè)下三角矩陣的乘積，即矩陣被分解為一個(gè)一維的數(shù)組，允許相鄰的數(shù)據(jù)被劃分到同一個(gè)塊中，即時(shí)間局部性較好）原本良好的時(shí)間局部特性，造成讀取完同樣的測(cè)試數(shù)據(jù)時(shí)，所耗時(shí)間較大。

動(dòng)態(tài)滲透算法在各個(gè)測(cè)試集下仿真實(shí)驗(yàn)結(jié)果如表2和所示圖11所示。根據(jù)實(shí)驗(yàn)結(jié)果可以得出，在隨機(jī)訪存蹤跡測(cè)試集下，越小滲透緩存命中率越高;在連續(xù)LU測(cè)試集下， 越大滲透緩存命中率越高，不同 的命中率相差明顯;在Wordcount測(cè)試集下，滲透緩存命中率在 取5%時(shí)表現(xiàn)最好，過小和過大的 都會(huì)導(dǎo)致滲透緩存命中率都會(huì)下降。

圖12表明，動(dòng)態(tài)滲透算法能夠充分挖掘數(shù)據(jù)的及時(shí)局部性，針對(duì)不同程序的不同訪存模式給出針對(duì)性的、命中率更高的滲透緩存容量分配方案。圖13展示了動(dòng)態(tài)滲透算法在各測(cè)試集下帶來的性能變化。

相對(duì)于傳統(tǒng)緩存而言，在執(zhí)行動(dòng)態(tài)滲透的過程中滲透緩存命中率在全部測(cè)試集上都有所提高，相較傳統(tǒng)緩存，滲透緩存命中率分別提高6.3482%、3.3021%、0.5124%、20.3538%：在動(dòng)態(tài)滲透算法得出的緩存配置方案設(shè)置下，緩存命中率分別提高84.65 2%、4.979 1%、9.805 3%、24.5741%，實(shí)驗(yàn)結(jié)果表明動(dòng)態(tài)滲透算法能夠進(jìn)一步避免訪存延遲和提高處理器性能;動(dòng)態(tài)滲透結(jié)果比靜態(tài)最優(yōu)配置時(shí)的命中率平均提高2.07%;在測(cè)試集Cholesky的情況下，動(dòng)態(tài)滲透算法得出的緩存容量分配方案相對(duì)于傳統(tǒng)緩存都有所提高，但是相對(duì)于靜態(tài)滲透，命中率反而降低了0.0033%，原因是在動(dòng)態(tài)改變滲透緩存容量由大變小時(shí)，遷移數(shù)據(jù)會(huì)導(dǎo)致訪存延遲急劇增加，因此只能犧牲容量被調(diào)小的緩存中已有的數(shù)據(jù);當(dāng)緩存容量由小變大時(shí)，新增緩存是未遷移數(shù)據(jù)的空白空間，隨著處理器后續(xù)的訪存需求，數(shù)據(jù)被遷移進(jìn)來。在此過程中，若訪問被犧牲掉的數(shù)據(jù)會(huì)造成命中率在極小范圍內(nèi)有所下降。

由于傳統(tǒng)緩存模型中主要考慮數(shù)據(jù)向處理器核聚集的過程，未考慮數(shù)據(jù)往外流動(dòng)的過程，而本文提出的動(dòng)態(tài)滲透機(jī)制不僅通過泉涌和泉吸兩個(gè)方向的滲透操作，保證數(shù)據(jù)流人和流出的有序控制，同時(shí)泉吸機(jī)制能夠更好地滿足數(shù)據(jù)的時(shí)間重用性，對(duì)于時(shí)間重用步長較短的數(shù)據(jù)可以高效地再次訪問到，避免了數(shù)據(jù)的頻繁換出，減少了內(nèi)存抖動(dòng)。

4 結(jié)語

本文在靜態(tài)滲透基礎(chǔ)上提出的依據(jù)歷史訪存命中率的變化動(dòng)態(tài)調(diào)控滲透緩存容量的算法，其性能較之傳統(tǒng)緩存和靜態(tài)滲透緩存有較大提升。由于程序訪問的局部性原理，及時(shí)局部組中的數(shù)據(jù)塊下次被訪問的可能性較高，并且不同程序的數(shù)據(jù)特征在SDC和SPC上有不同的性能表現(xiàn)，因此合理、動(dòng)態(tài)的配置各級(jí)滲透緩存容量的大小有利于創(chuàng)造更優(yōu)良的數(shù)據(jù)及時(shí)局部性，以提高處理器性能。

通過仿真實(shí)驗(yàn)得出結(jié)論：動(dòng)態(tài)滲透機(jī)制深入地挖掘了數(shù)據(jù)的時(shí)間和空間局部性，由于SDC和SPC的大小比例配置要視程序的局部性情況而定，不同的配置會(huì)使?jié)B透緩存的性能表現(xiàn)各不相同。動(dòng)態(tài)滲透機(jī)制通過對(duì)不同訪存模式的應(yīng)用，經(jīng)過動(dòng)態(tài)多輪調(diào)整和檢驗(yàn)得出較為適合當(dāng)前程序的滲透緩存容量配置方案。

在仿真實(shí)驗(yàn)中，本文為了直觀的和靜態(tài)滲透作出對(duì)比，采用了評(píng)估傳統(tǒng)緩存的緩存周期時(shí)間模型（CVcle TimeModel）計(jì)算方法和單位時(shí)間耗時(shí)量作為評(píng)價(jià)動(dòng)態(tài)滲透緩存性能的標(biāo)準(zhǔn)，在其他功耗方面的研究還需推出一種更合理、全面的評(píng)價(jià)指標(biāo)，因此為了更加全面有效地評(píng)估動(dòng)態(tài)滲透機(jī)制對(duì)處理器的性能貢獻(xiàn)，迫切需要研究出一種適合滲透緩存的周期時(shí)間計(jì)算方法。本文從三級(jí)SDC和SPC容量的角度研究了動(dòng)態(tài)調(diào)控滲透緩存容量的機(jī)制，后續(xù)研究T作中，我們將進(jìn)一步討論對(duì)前文提出的及時(shí)局部組數(shù)據(jù)的概念，是否可以通過對(duì)一輪滲透中的數(shù)據(jù)塊的個(gè)數(shù)進(jìn)行動(dòng)態(tài)調(diào)控，進(jìn)一步完善對(duì)滲透緩存動(dòng)態(tài)調(diào)控機(jī)制的研究。

參考文獻(xiàn)：

[1]胡九川，范東睿，李丹萍，等.一種支持?jǐn)?shù)據(jù)滲透遷移的片上緩存模型研究[J].北京交通大學(xué)學(xué)報(bào)，2017，41（5）：1-9

[2]李丹萍.單核處理器片上滲透數(shù)據(jù)調(diào)配方法研究[D].北京：北京交通大學(xué) . 2016.

[3]HASHEMI M. KHUBAIB N. EBRAHIMI E， et al. Accelerating De-pendent Cache Misses with an Enhanced Memorv Controller[C] . Acm/ieee International Sympnsium on Computer Architecture. IEEE ， 2016.

[4]GALR J， CHALDHURI M. RAMACHANDRAhr P， et al. Near-Opti-mal Ac.cess Partitinning for Memory Hierarchies with Multiple Hetero-geneous Bandwidth Sourc.es [C]. IEEE International Symposium onHigh Performance Computer Architecture. IEEE. 2017， 4-8 （2）13-24.

[5]SMITH A J. Seqential program prefetching in memory hierarchies FJl.

Computer， 1978， 11（ 12） ：7-21.

[6]FU J W C， PATEL J H. JANSSENS B L. Stride directed prefetchingin scalar processors [C]. International Symposium on Microarchitec-ture. ACM . 1992

[7]JOSEPH D， GRUNV'ALD D. Prefetching using markov predictors [Cl. International Symposium on Cnmputer Architecture. ACM，

1997 ： 252-263.

[8]NESBIT K J， SMITH J E. Data cache prefetching using a glohal histo-ry bufferl J]. Micro IEEE ， 2005 ， 25（ 1） ： 90-97.

[9]GAO G R， THEOBALD K B. STERLING T L. et al. Programmingmodels and system software for future high-end computing systems：work-in-progress [Cl. International Parallel & Distributed Process-ing Symposium. IEEE . 2003.

[10]TAN G. SLN N， GAO G R. Improving performance of dynamic pro-gramming via parallelism and lr）cality on multicnre architectures [J] .IEEE Transactions on Parallel & Distributed Systems ， 2008. 20（2） ： 261-274.

[11]袁楠眾核處理器中訪存延遲容忍和避免技 術(shù)的研究[D] .北京 ： 中國科學(xué)院 i-l算技術(shù)研究所 . 2010.

[12]GARCIA E， OROZCO D. KHAN R， et al. A dynamic schema tn in-crease performance in many-core architectures through percolationoperations [C] . International Conference on High Performance Com-puting. IEEE Computer Society， 2013.

[13]SRINATH S， MUTLL 0， KIM H， et al. Feedhack directed prefetch-ing： improving the performance and bandwidth-efficiency of hard-ware prefetchers [C]. IEEE International Symposium on High Perfor-mance Computer Architecture. IEEE Computer Society， 2007.

[14]JAIN A. LIN C. Rethinking helady's algorithm to acc.ommodateprefetching[Cl. ISCA Fair cache sharing and paititioning in a chipmultiprocessor arc：hitecture . 2004.

[15]KIM S， CH D. SOLIHIN Y. Fair cache sharing and partitioning in achip multiprocessor architecture [C]. Partitioning in multiprocessorarchitecture .2004

[16]王磊 ，劉道福 ， 陳云霽 ，等.片上多核處共享資源分配與調(diào)度策略研究綜述[J] .計(jì)算機(jī)研究與發(fā)展 ， 2013，50（10）： 2212-2227.

[17]HENNESSY J L. PATTERSON D A. Computer architecture ： a quan-titative approach[M]. Fifth Edition. San Francisco： MorganKaufmann. 2012.

[18]BELADY L A. A study of replacement algorithms for a virtual-stor-age computer[J].Imb Syst J， 1966.5（2） ： 78-101.