封帆，龔航，臧文馳，陳華明

( 國防科技大學電子科學學院，長沙 410073)

0 引言

守時是高精度時間頻率和授時服務的核心和基本內容.然而原子鐘的短期頻率穩(wěn)定度會因為迪克效應[1]以及器件噪聲等因素的影響而降低. 鎖相環(huán)(PLL)是產生頻率信號的一種閉環(huán)自動控制系統(tǒng)，它能實時跟蹤并輸出頻率信號.在鎖定狀態(tài)時，PLL環(huán)路能夠凈化輸出相位噪聲功率譜的純度，并提高頻率穩(wěn)定度.

PLL 環(huán)路參數的選取直接影響其輸出的相位噪聲功率譜和頻率穩(wěn)定度.對于PLL 的仿真建模，文獻[2]基于冪律譜模型提出了一種差別于仿真電路模擬器(SPICE)仿真模型的PLL 建模方法.在建立PLL模型后，可以為PLL 的性能、面積和功耗做出初步的估計.該方法相對于常規(guī)的SPICE，仿真模型大幅提升了仿真速度.對于環(huán)路參數的選取，文獻[3]和文獻[4]基于常規(guī)的PLL 噪聲模型，通過推導整個環(huán)路輸出相位噪聲方差公式，再對其求極小值，得到最佳環(huán)路參數.文獻[5]和文獻[6]對用于GPS接收機的PLL 進行分析.文獻[5]將PLL 等效為維納濾波器來設計PLL 參數，文獻[6]以跟蹤誤差標準差為指標對PLL 參數進行分析.文獻[7]和文獻[8]提出了一種等價于Kalman 濾波器的數字PLL 環(huán)路參數確定方法.該方法根據輸入信號和壓控振蕩器(VCO)信號的相位噪聲交點設置環(huán)路參數(下文簡稱直接計算交點法)，使得輸入信號與VCO相位噪聲的交點等于PLL 系統(tǒng)傳遞函數與誤差傳遞函數的交點，并得到了較好地頻率穩(wěn)定度.

以上研究對PLL 環(huán)路參數的選取提供了指導.直接計算輸入信號和VCO信號的相位噪聲交點以確定環(huán)路參數的方法盡管簡單，但其計算過程沒有考慮到PLL 的模塊噪聲，只考慮了PLL 輸入信號和VCO信號的相位噪聲，因此僅適用于理想PLL模型.為了解決這個問題，本文綜合考慮PLL的模塊噪聲，提出一種基于等效噪聲模型的數字PLL 最佳環(huán)路參數確定方法.通過PLL 傳遞模型和相位噪聲的冪律譜[9-11]將數字PLL 各項噪聲疊加到輸入和VCO信號上，使整個PLL只存在等效輸入噪聲和等效VCO噪聲，簡化了PLL 的噪聲傳遞模型，從而可以使用直接計算交點的方法確定最佳環(huán)路參數并解決了直接計算交點法來考慮模塊噪聲的問題，使用文中方法得到的環(huán)路參數可以較好地貼合理論結果.

1 傳統(tǒng)環(huán)路參數確定方法

使用PLL 提高頻率穩(wěn)定度的原理主要是利用PLL 的濾波性能，凈化輸出信號的相位噪聲.為了降低PLL輸出的相位噪聲，傳統(tǒng)的環(huán)路參數確定方法主要分為兩類：一類通過選擇環(huán)路參數，使得輸出的相位噪聲方差最??；另一類是一種近似方法，根據環(huán)路特性和近端相噪與遠端相噪的要求，確定環(huán)路參數.

1.1 基于相位噪聲方差的環(huán)路參數選取方法

傳統(tǒng)PLL 的基本噪聲模型如圖1所示.

圖1 PLL 噪聲傳遞模型

理論上，為了得到一個較好的相位噪聲，通常要使總相位噪聲方差最小.所以一般用式(7)對環(huán)路參數求導，并令導數為零，求解最佳參數. 但是相位噪聲譜通常比較復雜，通過解析式計算并進行優(yōu)化通常是不可行的.

1.2 直接計算交點法

工程上，一般直接測量輸入信號和VCO信號的相位噪聲功率譜的交點，并將其設為環(huán)路帶寬，以獲得較好的相位噪聲.然而，常見的環(huán)路帶寬都是在不同的條件下提出的，如環(huán)路噪聲帶寬BL是在輸入噪聲為白噪聲(WN)的特殊情況下定義的.因此將環(huán)路帶寬設為功率譜的交點頻率并不能得到較好的相位噪聲性能.

在此基礎上，有學者利用環(huán)路傳遞函數對這種方法進行改進.

在理想情況下，可以認為PLL 只有輸入噪聲和VCO噪聲，那么PLL 輸出信號的相位噪聲θo的功率譜為

根據1.1節(jié)，PLL 對于輸入信號的相位噪聲起到低通濾波作用，對于VCO 起到高通濾波作用.因此，文獻[7]和文獻[8]提出將PLL 系統(tǒng)傳遞函數H(z)與誤差傳遞函數He(z)的交點頻率記為f1，將輸入噪聲功率譜Sref(f) 和 VCO噪聲功率譜SVCO(f)的交點記為f2.調整環(huán)路參數，當f1=f2時輸出噪聲最優(yōu)地結合了輸入噪聲和VCO噪聲的低相噪部分，如圖3所示.圖2為一個二階PLL傳遞函數的幅頻響應曲線.在該PLL 模型下，通過直接計算交點f1和f2得到最佳的環(huán)路參數.圖3為該PLL 輸出的相位噪聲.可以看到該方法充分利用了PLL 的濾波特性，輸出的相位噪聲既能保持輸入信號的近端低相噪特性，也能保持VCO信號的遠端低相噪特性，輸出的相位噪聲性能較好.

圖2 PLL的幅頻響應曲線

圖3 PLL 輸出信號的單邊帶相位噪聲

然而，在圖1的PLL模型下，輸出噪聲的功率譜如式(5)所示.此時直接計算交點所設計的環(huán)路參數沒有考慮到模塊噪聲的影響，輸出的性能也不是最佳.因此，直接計算交點法只適用于理想情況，不能應用于帶有模塊噪聲的PLL 模型.

對比式(5)與式(8)可以發(fā)現，如果將模塊噪聲等效到輸入噪聲和VCO噪聲中，生成等效輸入噪聲模型和等效VCO噪聲模型，就可以將式(5)簡化為式(8)的形式.再根據直接計算交點法的原理，就能得到最佳的環(huán)路參數.

因此文中接下來將介紹PLL 等效噪聲模型的建立方法，并基于等效噪聲模型確定環(huán)路的最佳參數.

2 數字PLL的等效噪聲模型

本節(jié)從PLL 模型出發(fā)，將鑒相器噪聲等帶內噪聲等效到輸入信號的相位噪聲中，將環(huán)路濾波器噪聲、數模轉換器(DAC)噪聲等帶外噪聲等效到VCO信號的相位噪聲中，從而得到等效輸入噪聲模型和等效VCO噪聲模型，并給出等效噪聲模型的冪律譜參數計算公式.

2.1 等效輸入噪聲的建模

由于輸入噪聲和鑒相器噪聲在環(huán)路中都為帶內噪聲，因此可以將鑒相器噪聲疊加到輸入噪聲中，簡化PLL 噪聲傳遞模型.

在數字PLL 中通常使用TIC方法測量時間間隔，如圖4所示.一般用計數器計算兩個開關門信號之間的參考時鐘所走的周期數N，再乘以參考周期Tref即可得到測量結果.然而由于參考時鐘頻率不夠高，在測量時無法精確得到開/關門信號與下一個參考時鐘上升沿的間隔時間ΔT1和 ΔT2，繼而引入測量誤差[14].引入的誤差相當于一個量化器輸出的量化誤差，因此可以將該誤差等效為在參考時鐘周期Tref內均勻分布的WPM，而且輸入噪聲與鑒相器誤差相互獨立、互不相關[15].

圖4 TIC測量原理

圖5 等效建模前PLL噪聲傳遞模型

圖6 等效建模后PLL噪聲傳遞模型

由于相位噪聲基本是隨機噪聲，并沒有嚴格的時域表達式，因此建立等效噪聲模型需要計算其功率譜以及冪律譜參數.根據式(11)該等效輸入噪聲的相對時間起伏的功率譜為

2.2 等效VCO噪聲的建模

由1.1節(jié)可知，LPF噪聲、DAC噪聲和VCO噪聲都為帶外噪聲，受到環(huán)路的高通濾波作用，因此本小節(jié)將LPF噪聲、DAC噪聲與VCO噪聲相疊加，生成等效VCO噪聲，簡化PLL 噪聲模型.

本文的分析基于數字PLL，因此環(huán)路濾波器為純數字電路，抗干擾能力很強；另一方面，由于DAC位數有限，其輸出的電壓有明顯的量化效應.因此，相對于環(huán)路濾波器的微弱噪聲，文中主要考慮DAC噪聲.

DAC噪聲可以視為符合均勻分布的量化WN，因此該WN 會以壓控電壓的形式作用于VCO.VCO模型相當于一個積分器，量化WN最終轉化為WFM影響輸出信號的頻率穩(wěn)定度[16].考慮到DAC的量化噪聲與VCO的相位噪聲互不相關，因此該過程可以等效如圖7所示.

圖7 DAC噪聲在VCO中的傳遞模型

與2.1的分析方法相似，由式(3)～(4)，可以得到LPF噪聲、DAC噪聲與VCO噪聲的系統(tǒng)傳遞函數的關系為

圖9為得到等效VCO噪聲后，PLL 的噪聲傳遞模型.

圖8 等效建模前鎖相環(huán)噪聲傳遞模型

圖9 等效建模后PLL噪聲傳遞模型

根據式(16)，該等效VCO噪聲模型相對時間起伏的功率譜為

3 基于等效噪聲模型的環(huán)路參數確定方法

通過2.1節(jié)和2.2節(jié)得到等效輸入噪聲和等效VCO噪聲模型后，圖1所示的PLL 模型被簡化為無模塊噪聲的“理想”PLL 模型.在這個模型下，就可以直接計算兩個等效噪聲功率譜的交點，指導最佳環(huán)路參數的確定.

3.1 方法原理

圖10 基于等效噪聲模型的PLL噪聲傳遞

此時，在等效噪聲模型下PLL 環(huán)路參數的設計只需要考慮等效輸入噪聲和等效VCO噪聲.其輸出噪聲的功率譜為式(19)，可以看到與式(8)有著相同的形式.

根據直接計算交點法的原理，計算出兩個等效模型的相位噪聲交點，就能得到該模型的最佳環(huán)路參數.該參數能夠考慮到模塊噪聲對PLL 的影響，通過環(huán)路濾波作用，同時保留等效輸入噪聲和等效VCO噪聲的低相位噪聲部分，從而提高環(huán)路輸出的性能.

由于等效噪聲模型是基于傳統(tǒng)PLL 的噪聲傳遞模型建立的，因此建模前后輸出的相位噪聲也相同.那么等效模型的最佳環(huán)路參數同時也是傳統(tǒng)PLL 模型的最佳環(huán)路參數.

通過式(20)直接計算兩個等效噪聲的功率譜交點.

在得到交點位置后就可以設置環(huán)路參數，使PLL環(huán)路傳遞函數與誤差傳遞函數交點等于等效輸入噪聲和等效VCO噪聲的功率譜交點.以一種三階PLL為例，其環(huán)路濾波器的傳遞函數為

3.2 方法流程

圖11為提出方法的主要步驟：

圖11 等效噪聲模型的數字PLL環(huán)路參數確定方法流程圖

1)擬合原子鐘和VCO的冪律譜參數，并根據實驗參數計算鑒相器誤差、環(huán)路濾波器和DAC噪聲的功率譜；

2)利用冪律譜模型和式(13)與式(18)計算等效輸入噪聲模型和等效VCO噪聲模型；

3)根據式(20)計算兩個等效噪聲模型的功率譜交點；

4)合理設置環(huán)路參數，使得等效噪聲模型的功率譜交點與PLL傳遞函數交點相等.

4 實驗驗證及結果分析

4.1 實驗條件

使用文獻[9]的方法模擬一臺銫鐘與VCO的數據，其單邊帶相位噪聲與頻率穩(wěn)定度如圖12和圖13所示.

圖12 輸入和VCO信號的單邊帶相位噪聲

圖13 輸入和VCO 信號的頻率穩(wěn)定度

PLL 參數如表1所示.

表1 實驗參數

4.2 實驗結果與分析

圖14為PLL 各模塊噪聲經過本文提出的方法處理后，得到的等效輸入信號和等效VCO信號相位噪聲的功率譜.與圖12對比可以看到鑒相器噪聲導致了明顯的等效輸入噪聲的惡化，而由于DAC分辨率較高，等效VCO噪聲的變化不大.兩個噪聲功率譜的交點位置為0.44 Hz.對PLL 的參數K進行修正，圖15為修正后輸出的頻率穩(wěn)定度.

圖14 等效噪聲模型的單邊帶相位噪聲

圖15 等效噪聲模型的頻率穩(wěn)定度

4.2.1不同參數的性能比較

由于環(huán)路相對于等效輸入噪聲是LPF，相對于等效VCO噪聲是高通濾波器，根據3.1節(jié)，將K設為0.44時，輸出的相位噪聲應該同時保留等效輸入噪聲和等效VCO噪聲的低相位噪聲特性.

與設想一致，在圖16中，K=0.44時輸出的相位噪聲總體性能較好，同時保持著兩個等效模型的低相噪特性.而隨著K的增加，傳遞函數的交點逐漸右移，因此輸出的相位噪聲曲線主要以等效輸入模型為主；同樣K減小時輸出的相位噪聲曲線會以等效VCO 模型為主.

圖16 不同參數下輸出信號的相位噪聲

圖17中對比了不同參數的頻率穩(wěn)定度，綜合來看K=0.44時輸出的頻率穩(wěn)定度表現較好.

圖17 不同參數下輸出信號的頻率穩(wěn)定度

4.2.2與直接計算交點法的對比

圖18與圖19分展示了直接計算交點法與本文所提方法的對比.按照直接計算交點的方法設置環(huán)路參數K，所得到的性能曲線見圖18的實線.此時通過直接計算輸入和VCO的相位噪聲交點所確定的K為1.39.由于沒有考慮到模塊噪聲，在0.1 s處的頻率穩(wěn)定度惡化嚴重.虛線代表的是在本文方法指導下的輸出的頻率穩(wěn)定度.與直接計算交點法相比，整體性能較好，沒有出現較大的抬升.

圖18 頻率穩(wěn)定度對比

圖19中，按文中方法所設計的PLL的輸出相位噪聲曲線要比直接計算交點法好，結合了等效輸入模型和等效VCO模型的低相位噪聲特性.

圖19 相位噪聲對比

綜上所述，文中提出的基于等效噪聲模型的環(huán)路參數確定方法相比于傳統(tǒng)方法有所改進.設計的PLL 的性能也較好，為PLL凈化相位噪聲與提高頻率穩(wěn)定度提供了指導.

5 總結

為了解決傳統(tǒng)環(huán)路參數確定方法不能應用于帶有模塊噪聲的PLL 模型，本文提出了一種新的環(huán)路參數確定的方法.先通過建立PLL 的等效噪聲模型，將模塊噪聲等效到輸入和VCO噪聲中，再計算等效模型的交點設置環(huán)路參數.實驗表明：文章方法得到的環(huán)路參數能使PLL 的輸出總體性能較好，適用于實際應用中PLL 模型的分析，并指導環(huán)路參數的設置.接下來的工作將會對高階PLL 進行驗證，并進行實測分析.