張書豪,何 進(jìn),李 碩,王 豪,常 勝,黃啟俊
(武漢大學(xué)物理科學(xué)與技術(shù)學(xué)院,湖北 武漢 430072)
隨著5G 技術(shù)的普及,信息的傳輸量和傳輸速度將再上一個(gè)臺(tái)階,這對(duì)通信系統(tǒng)提出了更高的要求。低噪聲放大器(Low-Noise Amplifier,LNA)作為無(wú)線通信系統(tǒng)中構(gòu)成射頻接收模塊的關(guān)鍵器件,在諸如雷達(dá)測(cè)距、衛(wèi)星導(dǎo)航、電子對(duì)抗等領(lǐng)域被廣泛應(yīng)用[1]。
作為接收機(jī)的第一級(jí)電路,LNA 對(duì)接收到的信號(hào)進(jìn)行放大,由于信號(hào)較為微弱,容易受到噪聲干擾,因此LNA 需要能夠抑制噪聲,提高信噪比,進(jìn)而提高接收機(jī)的靈敏度。近年來(lái)高性能低噪聲放大器的研究在國(guó)內(nèi)外取得了一定的進(jìn)展,如Nawaz 等[2]采用0.13 μm SiGe BiCMOS 工藝研制了一種28/60 GHz 波段可調(diào)的LNA,分別具有16.2/15 dB 的增益和2.8/3.35 dB 的噪聲系數(shù);Li 等[3]基于22 nm CMOS 工藝設(shè)計(jì)了兩款分別應(yīng)用于E 波段和W 波段的LNA,其中E 波段LNA 具有20 dB 的增益和4.6 dB 的噪聲系數(shù);W波段LNA 則具有18.2 dB 的增益。近年來(lái),LNA 的設(shè)計(jì)不斷取得更低的噪聲與更高的增益,這也是將來(lái)一段時(shí)間內(nèi)低噪聲放大器發(fā)展的方向。
本文使用65 nm CMOS 工藝設(shè)計(jì)了一種工作在77 GHz 附近的低噪聲放大器,其采用四級(jí)放大器級(jí)聯(lián)的方式構(gòu)成,引入了反饋電感與補(bǔ)償電感,對(duì)提高增益、減小噪聲與回波損耗有一定的作用。仿真結(jié)果表明,本文提出的LNA 在增益與噪聲系數(shù)方面有一定的優(yōu)勢(shì),同時(shí)在線性度與穩(wěn)定度方面也有良好的表現(xiàn)。
電感源極負(fù)反饋技術(shù)是LNA 設(shè)計(jì)中的一種常用的方法,采用這種技術(shù)設(shè)計(jì)的放大器往往具有較低的噪聲系數(shù)和可觀的功率增益。
圖1(a)給出了一種電感源極負(fù)反饋的基本結(jié)構(gòu),其中Ls是源極負(fù)反饋電感,Lg是柵極串聯(lián)電感,由圖1(b)的小信號(hào)模型可得電路的輸入阻抗:
圖1 (a)電感反饋共源極放大器模型;(b)小信號(hào)模型Fig.1 (a) Model of common-source amplifier with source feedback inductor;(b)Small-signal model
由上式可知,當(dāng)Ls、Cgs、Lg產(chǎn)生諧振時(shí),可以實(shí)現(xiàn)工作頻段內(nèi)較好的輸入阻抗匹配。輸入阻抗匹配時(shí),諧振頻率為[4]:
通過(guò)計(jì)算[5]可得在輸入阻抗匹配時(shí)最小噪聲系數(shù):
可以看出,Lg的引入使電路在輸入阻抗匹配時(shí)還獲得較低的噪聲系數(shù),而引入Ls也在一定程度上緩和了阻抗匹配與噪聲匹配的矛盾。為了使電路的性能達(dá)到最優(yōu),電感Ls則需要合理取值。因?yàn)殡姼蠰s會(huì)在放大器的源極引入阻抗,如果Ls過(guò)大則會(huì)使增益降低,噪聲系數(shù)增加;同時(shí)只有在Ls與柵、源極的寄生電容Cgs產(chǎn)生諧振時(shí)才會(huì)使回波損耗達(dá)到最低,功率匹配達(dá)到最優(yōu)。
根據(jù)上述原理,本文LNA 中所用的帶源極反饋電感的共源級(jí)放大器如圖2 所示,其中L1和C1構(gòu)成L 型匹配。在放大器源極引入的電感Ls與柵源寄生電容Cgs產(chǎn)生諧振,寄生電容的剩余部分則與Lg諧振,并與L 型匹配共同組成了輸入端的阻抗匹配。綜合增益、噪聲、回波損耗等因素,最終確定Ls的值為17.5 pH。
圖2 帶源極反饋電感的共源極放大器Fig.2 Common source amplifier with source feedback inductor
本文采用四級(jí)放大器級(jí)聯(lián)的方式設(shè)計(jì)LNA,其中后三級(jí)為帶有補(bǔ)償電感的共源共柵放大器,其電路圖如圖3(a)所示,為了便于計(jì)算,將晶體管寄生電容Cgd1、Cds1、Cgs2等效為C1、C2,便得到圖3(b)所示的高頻等效模型。
圖3 (a)有補(bǔ)償電感的共源共柵放大器原理圖;(b)高頻等效模型Fig.3 (a)Schematic of cascode amplifier with compensation inductor;(b)High-frequency equivalent model
該電路的小信號(hào)模型如圖4 所示,通過(guò)計(jì)算可以得到[6]:
圖4 帶補(bǔ)償電感的共源共柵放大器小信號(hào)模型Fig.4 The small-signal model of cascode amplifier with compensation inductor
由式(4),(5),(6)可以看出,引入補(bǔ)償電感Lm后,共源共柵放大器的輸出阻抗隨工作頻率的上升而增加。輸出阻抗的增加也使放大器的增益有明顯提升,該放大器的增益可表述為:
經(jīng)過(guò)計(jì)算與建模分析,最終確定第二級(jí)使用的補(bǔ)償電感為30 pH,后兩級(jí)的補(bǔ)償電感為40 pH。
對(duì)于工作在高頻段的低噪聲放大器,無(wú)源器件對(duì)放大器的阻抗匹配有較大影響,因此要選擇合適的阻抗匹配電路的結(jié)構(gòu),并對(duì)無(wú)源器件進(jìn)行合理選擇。因?yàn)楸疚牟捎盟募?jí)放大器級(jí)聯(lián)的方式設(shè)計(jì)電路,所以每級(jí)間都需要進(jìn)行阻抗匹配。
共源級(jí)放大器隔離度通常較低,容易受到后級(jí)電路的阻抗干擾,因此本文在第一級(jí)和第二級(jí)之間采用T 型阻抗匹配,如圖5(a)所示。其中C1是第一級(jí)放大器晶體管的漏極電容,C2是第二級(jí)放大器晶體管的柵極電容,C3是隔直電容,L1是漏極電感。L1、L2、C3組成T 型匹配網(wǎng)絡(luò),這種結(jié)構(gòu)相較于傳統(tǒng)的LC 諧振網(wǎng)絡(luò)有更大的帶寬、更高的隔離度,L1還可以降低后級(jí)信號(hào)的干擾。
本文的低噪聲放大器二、三級(jí)與三、四級(jí)之間均采用相同的L 型阻抗匹配,如圖5(b)所示。其中L3是漏極電感,C6是隔直電容,C4是前一級(jí)的漏極電容,C5是后一級(jí)的柵極電容。L3與C6構(gòu)成LC 諧振網(wǎng)絡(luò),實(shí)現(xiàn)L 型阻抗匹配。
圖5(c)所示的則是低噪聲放大器的輸出阻抗匹配,采用T 型阻抗匹配結(jié)構(gòu),其中C7是第四級(jí)的漏極電容。L4和C7組成低通濾波器,L4、L5、L6組成T 型阻抗匹配網(wǎng)絡(luò),L5和C8組成帶通濾波器,共同實(shí)現(xiàn)了50 Ω 阻抗匹配。電路中所使用的電感均單獨(dú)進(jìn)行建模并仿真優(yōu)化,最終確定L4=35 pH,L5=L6=40 pH,C8=180 fF。
圖5 阻抗匹配電路Fig.5 Impedance matching circuit
綜合上文各個(gè)模塊的設(shè)計(jì)方案,本文的LNA 電路圖由圖6 給出。第一級(jí)放大器采用共源極結(jié)構(gòu),并帶有源極負(fù)反饋傳輸線,該傳輸線可以優(yōu)化噪聲系數(shù),改善輸入阻抗匹配;后三級(jí)放大器采用共源共柵結(jié)構(gòu),并帶有級(jí)間補(bǔ)償傳輸線,以提高增益并降低噪聲系數(shù)。電路中C1~C5負(fù)責(zé)交流耦合與阻抗匹配,TL1是源極反饋傳輸線,TL2~TL4是級(jí)間補(bǔ)償傳輸線,有提高增益的作用。
圖6 低噪聲放大器電路結(jié)構(gòu)Fig.6 Low-noise amplifier circuit structure
經(jīng)過(guò)仿真與優(yōu)化,最終確定的晶體管尺寸為M1:22 μm;M2、M3、M4、M5:39 μm;M6、M7:42 μm,偏置電壓Vb=600 mV,Vdd=1.2 V。
為了得到更為精確的電路性能,采用全波三維電磁高頻結(jié)構(gòu)仿真器對(duì)電路的無(wú)源元件(包括變壓器、電容、傳輸線、金屬連線和過(guò)孔等)構(gòu)成的三維結(jié)構(gòu)進(jìn)行了整體電磁仿真和優(yōu)化,如圖7 所示。
圖7 LNA 三維模型Fig.7 Three-dimensions model of LNA
將所生成的無(wú)源多端口S參數(shù)文件與晶圓廠提供的PDK 中的有源器件進(jìn)行聯(lián)合仿真,就可以得到后仿真電路原理圖,從而獲得整體LNA 設(shè)計(jì)的最終性能。
本文采用65 nm CMOS 工藝設(shè)計(jì)版圖。在符合設(shè)計(jì)規(guī)則[7]的前提下,為了確保信號(hào)路徑的通暢,盡可能地降低回波損耗,設(shè)計(jì)中將所有的有源器件按一個(gè)方向排放;為了提高信號(hào)傳輸效率,減少金屬線的傳輸損耗,設(shè)計(jì)時(shí)用頂層與次頂層金屬實(shí)現(xiàn)信號(hào)線與電感等無(wú)源器件;為了減少電源噪聲的干擾,所有直流電源都進(jìn)行了大電容去耦合處理。圖8 為本文77 GHz LNA 的版圖,整個(gè)芯片版圖尺寸(包括變壓器、電容、傳輸線、金屬連線和所有測(cè)試焊盤)為400 μm×860 μm,其中G-S-G 焊盤的中心間距為150 μm。
圖8 77 GHz LNA 版圖Fig.8 Layout of 77 GHz LNA
S參數(shù)仿真曲線如圖9 所示,從S參數(shù)仿真結(jié)果可以看出LNA 的增益和反射情況。中心頻點(diǎn)為79 GHz,在此處最大增益S21為22 dB,-3 dB 帶寬為73.5~83.5 GHz;中心頻點(diǎn)處輸入回波損耗S11為-28.5 dB,輸出回波損耗S22為-20.5 dB。而在-10 dB帶寬73~85.5 GHz 的范圍內(nèi)S22小于-10 dB,說(shuō)明LNA 輸出阻抗與50 Ω 負(fù)載在較寬的頻帶內(nèi)匹配良好,輸出端的T 型阻抗匹配有效擴(kuò)展了帶寬。
圖9 LNA 的S 參數(shù)仿真曲線Fig.9 S-parameter simulation of LNA
圖10 給出了LNA 的噪聲系數(shù)(NF)仿真結(jié)果,在79 GHz 處NF=7.1 dB。而在75~90 GHz 的范圍內(nèi)噪聲系數(shù)小于8 dB,同時(shí)與最小噪聲的對(duì)比顯示,兩者差別很小,說(shuō)明輸入噪聲匹配較好。
圖10 LNA 噪聲系數(shù)仿真Fig.10 Noise figure simulation of LNA
圖11 給出了LNA 線性度的曲線。在中心頻率處輸入1 dB 壓縮點(diǎn)為-23 dB,線性度滿足應(yīng)用要求。圖12 為穩(wěn)定因子的曲線,結(jié)果顯示在65~90 GHz 范圍內(nèi)放大器十分穩(wěn)定。本文的LNA 與其他參考文獻(xiàn)的對(duì)比由表1 給出。
表1 本文LNA 與部分參考文獻(xiàn)的對(duì)比Tab.1 Comparison of this LNA and other thesises
圖11 LNA 線性度仿真Fig.11 Linearity simulation of LNA
圖12 LNA 穩(wěn)定因子仿真Fig.12 Stability factor simulation of LNA
本文基于65 nm CMOS 工藝設(shè)計(jì)了一種77 GHz低噪聲放大器。LNA 采用四級(jí)放大器級(jí)聯(lián)的方式設(shè)計(jì),引入了電感源極負(fù)反饋技術(shù)和電感補(bǔ)償技術(shù),并通過(guò)對(duì)器件尺寸的合理選擇與無(wú)源器件的建模分析,使電路取得了較低的噪聲與較高的增益。經(jīng)過(guò)仿真驗(yàn)證,LNA 在1.2 V 電源電壓下,功耗為41 mW,在中心頻點(diǎn)處的增益為22 dB,噪聲系數(shù)為7.1 dB,可滿足應(yīng)用需求。輸入/輸出回波損耗均小于-10 dB,說(shuō)明電路的輸入/輸出阻抗匹配良好。同時(shí)電路擁有良好的線性度與穩(wěn)定因子,證明LNA 可以穩(wěn)定工作。本文的LNA 在E 波段射頻接收機(jī)中有一定的應(yīng)用前景。