蘭 征，刁偉業(yè)，曾進(jìn)輝，何 東，涂春鳴，姜 飛

（1. 湖南工業(yè)大學(xué)電氣與信息工程學(xué)院，湖南省株洲市 412007；2. 國(guó)家電能變換與控制工程技術(shù)研究中心（湖南大學(xué)），湖南省長(zhǎng)沙市 410082；3. 長(zhǎng)沙理工大學(xué)電氣與信息工程學(xué)院，湖南省長(zhǎng)沙市 410076）

0 引言

孤島微電網(wǎng)可以就地利用分布式電源（distributed generator，DG）保障海島或偏遠(yuǎn)山區(qū)的電力供應(yīng)，同時(shí)能實(shí)現(xiàn)一定范圍內(nèi)的零碳能源網(wǎng)，可有效推動(dòng)“雙碳”目標(biāo)的落實(shí)，并已步入快速發(fā)展階段［1-3］。 含異構(gòu)微源的孤島微電網(wǎng)（islanded microgrid with heterogeneous distributed generators，HDG-MG）中接入了物理結(jié)構(gòu)不一，控制方法各異的異構(gòu)微源，呈現(xiàn)出不一樣的暫態(tài)特性［4］。在HDG-MG 中，燃?xì)廨啓C(jī)和柴油機(jī)等屬于同步發(fā)電機(jī)（synchronous generator，SG）型微源，而風(fēng)機(jī)、光伏和儲(chǔ)能等屬于逆變器接口型微源（inverterinterfaced distributed generator，IIDG）［5］，為了使IIDG 具備阻尼特性、慣量和組網(wǎng)能力，IIDG 常采用虛擬同步發(fā)電機(jī)（virtual synchronous generator，VSG）控制，該類型的IIDG 一般直接稱為VSG［6］。

在HDM-MG 中，VSG 和SG 等異構(gòu)微源組成了機(jī)械轉(zhuǎn)子設(shè)備和電力電子裝置并存的復(fù)雜系統(tǒng)。VSG 主電路由電力電子器件組成，相比于機(jī)械轉(zhuǎn)子設(shè)備，其過壓、過載能力差，并網(wǎng)時(shí)產(chǎn)生的沖擊電流容易對(duì)主電路造成損害［7］。由于HDM-MG 中各微源在結(jié)構(gòu)和控制方法等方面存在差異，HDM-MG 的暫態(tài)特性和外特性與常規(guī)電力系統(tǒng)區(qū)別較大，使得VSG并網(wǎng)過程中更易產(chǎn)生暫態(tài)沖擊、頻率波動(dòng)等問題，且源網(wǎng)耦合影響容易導(dǎo)致VSG 同步失敗甚至整個(gè)微電網(wǎng)系統(tǒng)失穩(wěn)［8］。因此，HDG-MG 對(duì)VSG 并網(wǎng)友好性提出了更高的要求，需要更精準(zhǔn)的預(yù)同步控制。

VSG 預(yù)同步控制過程中，一般利用鎖相環(huán)（phase-locked loop，PLL）獲取相位信息，然后通過比例-積分（PI）控制直接調(diào)節(jié)相位差為零來實(shí)現(xiàn)同步［9-11］。該方法存在兩方面的缺點(diǎn):一方面，PLL 的非線性增加了控制系統(tǒng)的復(fù)雜程度，使逆變器輸出阻抗低頻段呈現(xiàn)負(fù)電阻特性，加上HDG-MG 弱電網(wǎng)環(huán)境的波動(dòng)較大，易導(dǎo)致VSG 失穩(wěn)［12-13］；另一方面，相角差PI 控制會(huì)產(chǎn)生周期性跳變，若PI 控制器輸出直接加入VSG 頻率環(huán)，會(huì)導(dǎo)致電壓相位無法同步或VSG 頻率反復(fù)波動(dòng)使系統(tǒng)失穩(wěn)等問題［14］。HDG-MG 是小容量系統(tǒng)，其對(duì)VSG 預(yù)同步過程中的電壓和頻率波動(dòng)敏感，支撐能力不足，源網(wǎng)間的耦合會(huì)極大影響VSG的并網(wǎng)性能和HDG-MG的穩(wěn)定性。

為消除相角差跳變對(duì)預(yù)同步環(huán)節(jié)的影響，解決思路主要有兩個(gè)方向:1）改造相角控制器本身；2）改進(jìn)相角控制器輸入變量。文獻(xiàn)［14-15］通過改進(jìn)相角同步控制器結(jié)構(gòu)，使控制器輸出量連續(xù)，消除了相角差跳變對(duì)頻率的影響。但這種改進(jìn)方法額外增加了軟硬件成本，而且仍然采用PLL 獲取相位信息，無法解決PLL 帶來的影響。因此，國(guó)內(nèi)外學(xué)者將目光轉(zhuǎn)移到改造相角控制器輸入變量方面。文獻(xiàn)［16］構(gòu)造了新的相角輸入變量，并利用其平滑特性解決相位跳變的問題，但新控制變量的構(gòu)造過程煩瑣，且所提控制結(jié)構(gòu)使VSG 不再具備頻率調(diào)節(jié)能力。文獻(xiàn)［17］通過無PLL 的預(yù)同步控制減小了VSG 并網(wǎng)時(shí)的沖擊電流，實(shí)現(xiàn)了VSG 空載并網(wǎng)，但該方法不適用于VSG 帶負(fù)載并網(wǎng)的情況。文獻(xiàn)［18-19］提出了基于虛擬功率的預(yù)同步方法，把相角差轉(zhuǎn)化為虛擬功率，保證相角控制器輸出信號(hào)的連續(xù)性。然而，該方法無法利用虛擬功率實(shí)現(xiàn)幅值同步，需額外設(shè)計(jì)幅值同步控制器，并且相角同步需在幅值同步完成后進(jìn)行，增加了同步時(shí)間。

針對(duì)含異構(gòu)微源孤島微電網(wǎng)中VSG 并網(wǎng)的問題，本文提出一種基于虛擬電流的VSG 預(yù)同步控制策略。利用虛擬電流q軸分量的微分項(xiàng)構(gòu)造新變量，實(shí)現(xiàn)不使用PLL 完成VSG 帶負(fù)載與孤島微電網(wǎng)同步并網(wǎng)，避免了PLL 和相角差跳變對(duì)VSG 預(yù)同步精準(zhǔn)性和穩(wěn)定性的影響。為提高系統(tǒng)的動(dòng)態(tài)性能，建立了預(yù)同步控制環(huán)節(jié)的小信號(hào)模型，分析不同參數(shù)對(duì)預(yù)同步過程的影響，并設(shè)計(jì)合理的預(yù)同步控制器參數(shù)。通過MATLAB 仿真和基于StarSim 硬件在環(huán)半實(shí)物仿真實(shí)驗(yàn)平臺(tái)證明了理論分析的正確性和所提策略的有效性。

1 基于相差控制的VSG 預(yù)同步控制策略及相角差跳變問題分析

1.1 基于相差控制的VSG 預(yù)同步控制策略

基于相差控制的VSG 預(yù)同步控制策略如附錄A 圖A1 所示。當(dāng)VSG 需要并網(wǎng)時(shí)，中央控制器發(fā)出預(yù)同步指令，PLL 將檢測(cè)到的VSG 和HDG-MG的電壓相位傳輸?shù)较嘟强刂破髦?，將相位作差后通過PI 控制器形成頻率補(bǔ)償量加入VSG 有功環(huán)。同樣的，幅值差經(jīng)幅值控制器形成幅值補(bǔ)償量加入VSG 無功環(huán)。當(dāng)VSG 的頻率、相位和幅值滿足并網(wǎng)標(biāo)準(zhǔn)后，控制器發(fā)出并網(wǎng)指令，隔離開關(guān)S 閉合，完成同步。

一方面，基于相差控制的VSG 預(yù)同步控制策略需要PLL 獲取相位信息，影響了弱電網(wǎng)系統(tǒng)的穩(wěn)定性和控制器的動(dòng)態(tài)性能，國(guó)內(nèi)外已有較多文獻(xiàn)對(duì)此進(jìn)行了詳細(xì)分析［20-23］，本文不再贅述。另一方面，該策略在實(shí)際應(yīng)用中會(huì)產(chǎn)生相角差跳變的問題，導(dǎo)致同步時(shí)間增加，甚至系統(tǒng)失穩(wěn)，下節(jié)將對(duì)相角差跳變產(chǎn)生機(jī)理進(jìn)行詳細(xì)分析。

1.2 相角差跳變問題分析

電壓相角的變化范圍是0～2π，且每個(gè)周期內(nèi)均存在從2π 到0 的跳變。由于兩個(gè)系統(tǒng)的電壓相角不可能完全相等，跳變也將發(fā)生在不同時(shí)刻，導(dǎo)致HDG-MG 與VSG 的相角差出現(xiàn)周期性跳變。相角差跳變機(jī)理如附錄A 圖A2 所示，假設(shè)HDG-MG 與VSG 頻率已經(jīng)實(shí)現(xiàn)同步，HDG-MG 電壓相角θg超前VSG 輸出電壓的相角θVSG，相角差為θe=θgθVSG。t1時(shí)刻，θg達(dá)到最大值2π 并將在下一刻跳變?yōu)?。然而，由于θVSG的滯后，θVSG還沒有達(dá)到峰值，θg卻減少了2π，所以t1～t2內(nèi)的相角差則變?yōu)棣萫-2π。

忽略積分器作用，單位周期內(nèi)VSG 相角的調(diào)節(jié)量Δθ為:

式中:Kp為比例系數(shù)；A1、A2分別為相角正、負(fù)調(diào)節(jié)量。當(dāng)A1＞A2時(shí)，相角調(diào)節(jié)量Δθ＞0，相角差不斷減小，原則上可以實(shí)現(xiàn)相角同步。但A2的存在使相角反向調(diào)節(jié)，延長(zhǎng)了同步時(shí)間。當(dāng)A1≤A2時(shí)，Δθ≤0，系統(tǒng)不能完成相角同步或者使VSG 滯后一個(gè)周期再與微電網(wǎng)同步，不僅容易導(dǎo)致VSG 頻率不穩(wěn)定，還增加了同步失敗的風(fēng)險(xiǎn)。

比例系數(shù)Kp的大小決定了跳變的程度，較大的比例系數(shù)會(huì)加劇頻率的波動(dòng)甚至導(dǎo)致系統(tǒng)失穩(wěn)。同時(shí)，也無法通過將比例系數(shù)Kp設(shè)為0 來消除相角差跳變的影響［24］。在附錄A 圖A1 的預(yù)同步環(huán)節(jié)中相位調(diào)節(jié)系統(tǒng)的閉環(huán)傳遞函數(shù)G1（s）及其特征方程為:

式中:ωn為額定角速度；ξ為阻尼系數(shù)；Ki為積分系數(shù)。當(dāng)Kp=0 時(shí)，ξ=0，相角控制器為純積分控制，式（3）存在一對(duì)純虛根±jKi，系統(tǒng)為等值振蕩系統(tǒng)，系統(tǒng)不能穩(wěn)定。

因此，VSG 預(yù)同步需要改變相角調(diào)節(jié)器輸入量或者改進(jìn)控制器結(jié)構(gòu)，減輕或避免相角差跳變帶來的影響，以滿足預(yù)同步環(huán)節(jié)快速、平滑和精準(zhǔn)的要求。

2 基于虛擬電流的VSG 預(yù)同步控制原理及策略

改進(jìn)控制器結(jié)構(gòu)和改變控制器輸入變量都可以消除相角差跳變的影響。然而，前者仍然需要PLL獲取相位，無法避免PLL 對(duì)系統(tǒng)穩(wěn)定性的影響。相比之下，后者不需要PLL 的參與，降低了控制器設(shè)計(jì)的軟硬件成本，且更加簡(jiǎn)單易實(shí)現(xiàn)。本章將基于改變控制器輸入變量的方式實(shí)現(xiàn)VSG 與HDG-MG的預(yù)同步。

2.1 基于虛擬電流的VSG 預(yù)同步控制原理

VSG 與HDG-MG 等效電路如附錄A 圖A3 所示，VSG 的輸出電壓幅值為Uo，相角為θo；HDGMG 電壓幅值為Ug，相角為θg。為實(shí)現(xiàn)VSG 的預(yù)同步，在兩者間引入一個(gè)虛擬阻抗Zv，Iv和θv分別為通過Zv的虛擬電流的幅值和相位。

虛擬電流計(jì)算公式為:

當(dāng)虛擬阻抗角θv=0°時(shí)，I?v=0 在單位周期內(nèi)有唯一解，此時(shí)θe=0°，兩個(gè)系統(tǒng)電壓的幅值和相位均相等，滿足VSG 并網(wǎng)的條件。然而，當(dāng)虛擬阻抗角θv≠0°時(shí)，虛擬電流I?v=0 在單位周期內(nèi)卻有多個(gè)解，此時(shí)雖然可以滿足虛擬電流為零的控制目標(biāo)，但實(shí)際上這些解并不能保證幅值差或相位差已達(dá)到同步標(biāo)準(zhǔn)。因此，本文將虛擬阻抗設(shè)置為純阻性，阻抗角θv=0?，則虛擬電流I?v與電壓偏差U?e同相位，虛擬電流的表達(dá)式如下:

式中:Ue為虛擬阻抗兩端電壓的幅值差；Rv為虛擬電阻。

預(yù)同步過程中各相量的關(guān)系如附錄A 圖A5 所示，ivd、ivq分別為虛擬電流在d、q軸上的分量。當(dāng)VSG 的電壓超前HDG-MG 電壓時(shí)，虛擬電流在q軸上的分量ivq＞0，反之ivq＜0。而當(dāng)兩個(gè)電壓向量完全相等時(shí)，滿足ivd=0，ivq=0，此時(shí)兩者相位差和幅值差為0，實(shí)現(xiàn)了VSG 與HDG-MG 同步。由此可見，虛擬電流在q軸上的分量可以表征VSG電壓與HDG-MG 電壓的相位關(guān)系。同理，虛擬電流在d軸上的分量可以表征兩者之間的幅值關(guān)系。因此將變換到dq坐標(biāo)系中，控制ivd=0、ivq=0 以實(shí)現(xiàn)預(yù)同步。

坐標(biāo)變換表達(dá)式如下:

式中:TPark為Park 變換矩陣；θref為坐標(biāo)旋轉(zhuǎn)的額定角速度；iva、ivb、ivc為虛擬電流在abc 坐標(biāo)系下的分量。

由式（8）可知，ivd、ivq均為振幅為Iv的三角函數(shù)。令d軸與a 軸重合可得:

ivq的函數(shù)圖像如圖1（a）所示，可以看出，在θe=π時(shí)，同樣可以實(shí)現(xiàn)ivq=0 的控制目標(biāo)，不滿足相角控制器精準(zhǔn)性的要求。因此，為保證對(duì)相位的精準(zhǔn)控制，對(duì)相位調(diào)節(jié)器的輸入變量ivq做進(jìn)一步的改進(jìn)。

圖1 ivq和Y 的函數(shù)圖像Fig.1 Function images of ivq and Y

對(duì)ivq求導(dǎo)并重新構(gòu)造新的相位控制器變量Y，改進(jìn)過程如式（10）、式（11）所示。新變量Y是周期為2π 的余弦函數(shù)，如圖1（b）所示，且僅在相角差θe=0 或2π 時(shí)有Y=0，保證了相角調(diào)節(jié)的準(zhǔn)確性。

式中:i′vq為ivq的導(dǎo)數(shù)；isq,ref為isq的參考值。

與此同時(shí)，單位周期內(nèi)Y僅有一個(gè)拐點(diǎn)，在0～π、π～2π 上保持單調(diào)和連續(xù)。當(dāng)相角差為θe1時(shí)，Y運(yùn)行在a點(diǎn)，如果此時(shí)發(fā)生相位差跳變，相位差減少2π 到θe2，Y將跳變到b點(diǎn)。Y的函數(shù)性質(zhì)使其在a、b兩點(diǎn)的函數(shù)值和變化趨勢(shì)保持相同，因此Y不會(huì)受到相位差跳變的影響，滿足了相位調(diào)節(jié)的平滑性和連續(xù)性要求。

2.2 基于虛擬電流的VSG 預(yù)同步控制策略

基于虛擬電流的VSG 預(yù)同步控制策略如圖2所示。當(dāng)接收到預(yù)同步指令時(shí)，電壓監(jiān)測(cè)裝置將VSG 與HDG-MG 的電壓信息傳輸?shù)筋A(yù)同步控制器，兩者作差后通過虛擬阻抗Rv，將虛擬電流進(jìn)行坐標(biāo)變換得到ivd、ivq。在幅值同步環(huán)中，ivd與參考值ivd，ref比較后，經(jīng)過積分環(huán)節(jié)形成幅值補(bǔ)償量ΔU，與無功環(huán)節(jié)中產(chǎn)生的電壓U相加得到VSG 電動(dòng)勢(shì)電壓的幅值E，其中Kdi為幅值調(diào)節(jié)器的積分系數(shù)。類似地，將ivq的微分項(xiàng)isq與參考值ivq，ref作差后經(jīng)過相位調(diào)節(jié)器得到頻率補(bǔ)償量Δω，與VSG 有功環(huán)節(jié)中產(chǎn)生的角速度ω相加得到VSG 電動(dòng)勢(shì)電壓的角速度ωVSG，其中Jv、Dv為相位控制器的虛擬慣量系數(shù)和調(diào)節(jié)系數(shù)。需要指出的是，在預(yù)同步控制環(huán)中加入限幅器，可以防止幅值補(bǔ)償量ΔU和頻率補(bǔ)償量Δω的變化幅值超出允許范圍，避免影響系統(tǒng)的穩(wěn)定性。

圖2 基于虛擬電流的VSG 預(yù)同步控制策略Fig.2 Pre-synchronization control strategy of VSG based on virtual current

根據(jù)國(guó)家標(biāo)準(zhǔn)GB/T 12325—2008《電能質(zhì)量供電電壓偏差》［25］的相關(guān)規(guī)定，并網(wǎng)時(shí)應(yīng)保證三相電壓的允許偏差為額定電壓的±7%內(nèi)。在實(shí)際同步過程中，VSG 和HDG-MG 輸出電壓的幅值差距不大，因此預(yù)同步的重點(diǎn)是相位調(diào)節(jié)［17］。預(yù)同步環(huán)節(jié)開始后，閉合S1、S2，當(dāng)幅值差和相角差滿足并網(wǎng)標(biāo)準(zhǔn)后將隔離開關(guān)閉合。最后，在預(yù)同步完成后，斷開S1、S2，并將預(yù)同步控制器中的積分環(huán)節(jié)置零。

2.3 預(yù)同步控制器參數(shù)整定與分析

1）預(yù)同步控制器參數(shù)整定

為提高預(yù)同步控制器的動(dòng)態(tài)性能，本節(jié)將分析不同控制器參數(shù)對(duì)預(yù)同步過程的影響，并設(shè)計(jì)合理的控制參數(shù)。相位預(yù)同步環(huán)節(jié)的小信號(hào)模型如附錄A 圖A6 所示，VSG 的主要參數(shù)見附錄B 表B1。

基于虛擬電流的VSG 預(yù)同步策略的開環(huán)和閉環(huán)傳遞函數(shù)分別為:

式中:Kq=cos Δθ/Rv。

從控制系統(tǒng)的穩(wěn)定性和動(dòng)態(tài)響應(yīng)兩個(gè)角度對(duì)參數(shù)Jv、Dv和Rv的取值范圍進(jìn)行約束。

式（12）中令s=jω，可得:

控制系統(tǒng)的幅值裕度A（ω）為:

令A(yù)（ω）=1，可進(jìn)一步求得截止頻率ωc和相角裕度γ，當(dāng)γ在30°～60°范圍內(nèi)時(shí)系統(tǒng)性能較好［26］。

式（13）的超調(diào)量σ如下:

式中:ζ為阻尼比。超調(diào)量σ介于1.5%～25.4%之間時(shí)，系統(tǒng)動(dòng)態(tài)性能較優(yōu)［27］。

經(jīng)上述分析，得到Rv、Jv和Dv的關(guān)系曲面和各自取值范圍如圖3 所示，圖中黃色填充部分為控制器運(yùn)行區(qū)域。

圖3 Rv、Jv和Dv的取值范圍示意圖Fig.3 Schematic diagram of value ranges of Rv, Jv and Dv

Rv的取值范圍原則上較寬，當(dāng)取值較小時(shí)會(huì)縮短同步時(shí)間，但會(huì)使虛擬電流過大，導(dǎo)致VSG 輸出電壓和電流的沖擊較大，經(jīng)綜合考慮，虛擬阻抗取值為1。

誤差帶在2%時(shí)的調(diào)節(jié)時(shí)間ts如下:

顯然，調(diào)節(jié)時(shí)間ts與Jv成正比，與Dv成反比。為獲得較短的調(diào)節(jié)時(shí)間，選取Jv=0.03，結(jié)合圖3 中Dv的取值范圍為0.2～0.3，以步長(zhǎng)為0.01，畫出其閉環(huán)極點(diǎn)分布圖如附錄A 圖A7（a）所示。

隨著Dv增大，預(yù)同步控制器的閉環(huán)極點(diǎn)遠(yuǎn)離虛軸，穩(wěn)定裕度增大，振蕩減小，調(diào)節(jié)時(shí)間減小。Dv變化下閉環(huán)極點(diǎn)分布均勻，說明Dv對(duì)控制器有持續(xù)影響。

選取Dv=0.3，計(jì)算Jv的取值范圍為0.03～0.07，以步長(zhǎng)為0.005 畫出Jv變化時(shí)閉環(huán)極點(diǎn)分布如附錄A 圖A7（b）所示。當(dāng)Jv增大時(shí)，預(yù)同步控制器的閉環(huán)極點(diǎn)越來越靠近虛軸，且極點(diǎn)分布越來越密集，Jv參數(shù)的增大對(duì)控制器的影響越來越小。極點(diǎn)越遠(yuǎn)離虛軸，振蕩越小，調(diào)節(jié)時(shí)間越短，穩(wěn)定性越強(qiáng)。

將上述設(shè)計(jì)參數(shù)代入式（13），可得預(yù)同步控制器的階躍響應(yīng)曲線如附錄A 圖A8 所示。由圖A8可知，在Dv一定時(shí)，預(yù)同步控制環(huán)階躍響應(yīng)的超調(diào)量隨著Jv的增大而增大，同時(shí)上升時(shí)間與調(diào)節(jié)時(shí)間也隨著Jv的增大而增大。當(dāng)Jv一定時(shí)，預(yù)同步控制環(huán)階躍響應(yīng)的超調(diào)量隨著Dv的增大而減小，但上升時(shí)間卻隨著Dv的增大而增大，調(diào)節(jié)時(shí)間相應(yīng)減小。因此，在參數(shù)整定時(shí)對(duì)于Jv的選取需綜合考慮系統(tǒng)的各項(xiàng)性能指標(biāo)，對(duì)于Dv的選取需綜合考慮超調(diào)量、上升時(shí)間以及調(diào)節(jié)時(shí)間的變化。綜上，本文設(shè)計(jì)Dv=0.25、Jv=0.05 作為預(yù)同步控制環(huán)節(jié)的值。

2）預(yù)同步控制器參數(shù)對(duì)VSG 穩(wěn)定性的影響

由于單機(jī)預(yù)同步控制時(shí)輸出相位和功率的調(diào)節(jié)是解耦的［28］，本文獨(dú)立設(shè)計(jì)了VSG 控制環(huán)節(jié)參數(shù)［3］和預(yù)同步環(huán)節(jié)控制參數(shù)，為驗(yàn)證預(yù)同步參數(shù)Dv、Jv對(duì)VSG 運(yùn)行穩(wěn)定性的影響，建立了考慮預(yù)同步控制器的VSG 有功環(huán)小信號(hào)模型，如附錄A 圖A9 所示，其閉環(huán)傳遞函數(shù)為:

其中:

式中:En為額定線電壓；Z為線路阻抗；J為VSG 轉(zhuǎn)動(dòng)慣量；Dp為VSG 的阻尼系數(shù)。

選取Jv=0.03，按照Dv的取值范圍為0.2～1，以步長(zhǎng)為0.05 畫出Dv變化時(shí)VSG 有功環(huán)閉環(huán)極點(diǎn)分布圖（見附錄A 圖10（a））；選取Dv=0.3，Jv的取值范圍為0.03～1，以步長(zhǎng)為0.005 畫出Jv的變化時(shí)VSG有功環(huán)閉環(huán)極點(diǎn)分布圖（見附錄A 圖10（b））。由附錄A 圖A10 可知，Dv、Jv的變化對(duì)VSG 穩(wěn)定性存在影響，但其對(duì)Ф2（s）主導(dǎo)極點(diǎn)影響不大。換而言之，Dv、Jv的變化對(duì)VSG 的穩(wěn)定性影響程度較小。實(shí)際上，預(yù)同步環(huán)節(jié)只在VSG 準(zhǔn)備并網(wǎng)前投入，同步時(shí)間較短，預(yù)同步控制環(huán)節(jié)中的Dv、Jv僅會(huì)在較小的時(shí)間尺度內(nèi)對(duì)VSG的運(yùn)行產(chǎn)生影響。其次，預(yù)同步控制器通過頻率調(diào)節(jié)量Δω間接影響VSG 運(yùn)行，原則上只要VSG 控制環(huán)節(jié)中的慣性參數(shù)J、阻尼系數(shù)Dp設(shè)計(jì)合理，預(yù)同步控制器參數(shù)對(duì)VSG 穩(wěn)定性的影響可以忽略不計(jì)。

3 仿真與實(shí)驗(yàn)分析

3.1 仿真結(jié)果與分析

為驗(yàn)證基于虛擬電流的VSG 預(yù)同步控制策略的正確性和有效性，在MATLAB/Simulink 平臺(tái)下搭建本文所提策略仿真模型和基于相差控制的VSG 預(yù)同步控制策略模型，仿真模型的主要參數(shù)見附錄B 表B2。

3.1.1 基于相差控制的VSG 預(yù)同步控制策略仿真分析

基于相差控制的VSG 預(yù)同步控制過程如附錄A 圖A11 所示，VSG 帶10 kW 負(fù)載獨(dú)立運(yùn)行，在1 s時(shí)開始預(yù)同步。預(yù)同步前HDG-MG 的電壓相位超前VSG 電壓相位35.5°。在1 s 時(shí)預(yù)同步開始，HDG-MG 的電壓相位與VSG 電壓相位緩慢靠近，相位差緩慢減小，在1.62 s 左右相角差達(dá)到同步標(biāo)準(zhǔn)。頻率補(bǔ)償量隨著同步過程的進(jìn)行緩慢減小。但由于相角差跳變的影響，使得預(yù)同步過程的頻率補(bǔ)償量呈現(xiàn)鋸齒狀，導(dǎo)致系統(tǒng)的頻率不穩(wěn)定，影響了VSG 的頻率穩(wěn)定性，在2 s 時(shí)斷路器合閘并網(wǎng)，系統(tǒng)頻率被鉗位在50 Hz；輸出功率在預(yù)同步過程中無明顯波動(dòng)，并網(wǎng)后根據(jù)下垂特性輸出額定功率。

3.1.2 基于虛擬電流的VSG 預(yù)同步控制策略仿真分析

基于虛擬電流的VSG 預(yù)同步控制過程如圖4所示。預(yù)同步前HDG-MG 的電壓相位超前VSG 電壓相位35.5°。在1 s 時(shí)預(yù)同步開始，兩者相位差快速減小，在1.22 s 時(shí)相角差達(dá)到同步標(biāo)準(zhǔn)。頻率補(bǔ)償量連續(xù)變化，不存在跳變現(xiàn)象。此外，當(dāng)相角差達(dá)到同步閾值時(shí)，由于預(yù)同步控制器存在慣性作用，頻率補(bǔ)償量緩慢減小，經(jīng)振蕩調(diào)節(jié)后，最終減小為0。此動(dòng)態(tài)調(diào)節(jié)過程中的相角差均處在同步閾值以內(nèi)，相位差很小，可視作預(yù)同步完成。

頻率調(diào)節(jié)過程平滑，提高了系統(tǒng)的暫態(tài)性能，同時(shí)實(shí)現(xiàn)了頻率與微電網(wǎng)同步，在斷路器合閘瞬間頻率有輕微波動(dòng)，隨即恢復(fù)正常。如圖4（e）所示，在2 s 時(shí)斷路器合閘，系統(tǒng)增大輸出功率到額定功率，變化過程平滑。

圖4 基于虛擬電流的VSG 預(yù)同步仿真結(jié)果Fig.4 Simulation results of VSG pre-synchronization based on virtual current

3.2 實(shí)驗(yàn)結(jié)果及分析

基于StarSim 硬件在環(huán)半實(shí)物實(shí)驗(yàn)平臺(tái)，搭建VSG 并入HDG-MG 的模型，實(shí)驗(yàn)平臺(tái)照片如附錄A圖A12 所示。分別對(duì)基于相差控制的VSG 預(yù)同步控制策略和基于虛擬電流的VSG 預(yù)同步控制策略進(jìn)行對(duì)比、驗(yàn)證。主要實(shí)驗(yàn)參數(shù)如附錄B 表B3 所示。

3.2.1 基于相差控制的VSG 預(yù)同步控制策略實(shí)驗(yàn)分析

基于相差控制的VSG 預(yù)同步控制策略實(shí)驗(yàn)波形如附錄A 圖A13 所示。預(yù)同步開始后，HDG-MG電壓Ug和VSG 輸出電壓Uo緩慢靠近，頻率補(bǔ)償量呈現(xiàn)鋸齒狀，0.7 s 后實(shí)現(xiàn)預(yù)同步。

3.2.2 基于虛擬電流的VSG 預(yù)同步控制策略實(shí)驗(yàn)分析

基于虛擬電流的VSG 預(yù)同步控制策略實(shí)驗(yàn)波形如圖5 所示。預(yù)同步開始后，Ug和Uo迅速靠近，50 ms 后實(shí)現(xiàn)預(yù)同步。因此，相較于基于相差控制的傳統(tǒng)預(yù)同步控制策略，本文所提預(yù)同步控制策略暫態(tài)響應(yīng)速度更快，預(yù)同步過程更短。

圖5 基于虛擬電流的VSG 預(yù)同步實(shí)驗(yàn)結(jié)果Fig.5 Experimental results of VSG pre-synchronization based on virtual current

4 結(jié)語

為實(shí)現(xiàn)含異構(gòu)微源孤島微電網(wǎng)中VSG友好并網(wǎng)，改善預(yù)同步過程中VSG 的頻率穩(wěn)定性和預(yù)同步控制器的動(dòng)態(tài)性能，本文提出了一種基于虛擬電流的VSG預(yù)同步控制策略。通過仿真與實(shí)驗(yàn)得到以下結(jié)論:

1）通過控制虛擬電流，實(shí)現(xiàn)了帶負(fù)載的VSG 與HDG-MG 電壓幅值和相位的同步，且不需要PLL獲取相位，避免了其對(duì)孤島微電網(wǎng)系統(tǒng)穩(wěn)定性的影響。

2）利用虛擬電流q軸分量的微分項(xiàng)改進(jìn)相角控制變量，解決了基于相差控制的VSG 預(yù)同步策略中由相角差跳變引起的頻率波動(dòng)問題，使系統(tǒng)頻率變化平穩(wěn)，改善了預(yù)同步過程中VSG 的頻率穩(wěn)定性。

3）建立了預(yù)同步控制環(huán)節(jié)的小信號(hào)模型，分析了不同參數(shù)對(duì)預(yù)同步過程的影響，并通過設(shè)計(jì)合理的相角控制器參數(shù)，提高了控制器的動(dòng)態(tài)性能。

本文僅對(duì)VSG 并網(wǎng)接入含單臺(tái)SG 的HDG-MG的工況進(jìn)行了驗(yàn)證，而HDG-MG 網(wǎng)內(nèi)工況多樣，存在多臺(tái)SG 與VSG 運(yùn)行的情況，其并網(wǎng)過程也更復(fù)雜。下一步，將在本文研究的基礎(chǔ)上，針對(duì)HDG-MG 內(nèi)復(fù)雜多樣工況下的VSG 預(yù)同步問題進(jìn)行深入研究。

附錄見本刊網(wǎng)絡(luò)版（http：//www.aeps-info.com/aeps/ch/index.aspx），掃英文摘要后二維碼可以閱讀網(wǎng)絡(luò)全文。