一種自適應(yīng)觸發(fā)門限的沖擊波測試系統(tǒng)

宋林麗，馬竹新，王代華，劉 彬

(中北大學(xué) 儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原 030051)

1 引言

沖擊波超壓測試是爆炸試驗的重要測試項目，也是評估各類武器性能和威力的重要手段，國內(nèi)外學(xué)者對此進(jìn)行了大量的研究工作[1]。現(xiàn)有的沖擊波測試技術(shù)相對比較成熟，其中電測法[2]為主流測試方法，從數(shù)據(jù)傳輸和采集的角度，電測法又分為存儲式和拉線式[3-4]。拉線式測試系統(tǒng)僅將傳感器置于爆炸場，用長線纜連接記錄儀器后置于掩體內(nèi)，存儲深度大、數(shù)據(jù)捕獲率高[5]。但其需現(xiàn)場設(shè)置掩體，配備油機(jī)，布點位置對線纜依賴性大，不太適合戰(zhàn)斗部內(nèi)置破片或布點分散的場合。存儲式測試系統(tǒng)則相對獨立，無需拉線，有較強便利性，其常用觸發(fā)方式主要有無線觸發(fā)、光學(xué)觸發(fā)、斷線觸發(fā)和內(nèi)觸發(fā)等[6-9]。無線觸發(fā)無需引線，但需預(yù)觸發(fā)，且對于封閉的測試環(huán)境，觸發(fā)可靠性不強；光學(xué)觸發(fā)易受破片、煙霧等因素干擾導(dǎo)致誤觸發(fā)，且光敏元件極易受損，適用性不強；斷線觸發(fā)可靠性強,但需引線不適用于多測點分散的沖擊波測試；內(nèi)觸發(fā)利用沖擊波脈沖幅值達(dá)到設(shè)定閾值而產(chǎn)生觸發(fā)信號，由于其無線、便捷、硬件成本低的優(yōu)點被廣泛應(yīng)用于國內(nèi)外分布式存儲測試系統(tǒng)。但當(dāng)沖擊波信號微弱，如在爆轟摸底試驗、戰(zhàn)斗部設(shè)計不達(dá)標(biāo)、動爆偏離靶心、傳感器布置離爆心距離遠(yuǎn)等情況下，內(nèi)觸發(fā)閾值的設(shè)置難以合適把控，易發(fā)生沖擊波信號幅值低于觸發(fā)閾值,導(dǎo)致測試失敗，進(jìn)而無法得到特征曲線及故障定位依據(jù)。其次，當(dāng)測試系統(tǒng)更換傳感器或改變測點距離時，均需根據(jù)理論沖擊波值和工程經(jīng)驗重新設(shè)置觸發(fā)閾值，在多點測試時操作便利性稍差。

基于上述情況，本系統(tǒng)在現(xiàn)有存儲式?jīng)_擊波測試技術(shù)的基礎(chǔ)上改進(jìn)內(nèi)觸發(fā)方式，即利用奈曼-皮爾遜準(zhǔn)則[10]對有效信號捕獲概率進(jìn)行分析，并根據(jù)信噪比[11]計算觸發(fā)閾值，在滿足最小誤觸發(fā)概率的同時使觸發(fā)概率最大。其次系統(tǒng)采用國產(chǎn)SD Nand作為存儲單元，在保證帶寬和大容量的基礎(chǔ)上增加了存儲可靠性。

2 硬件總體設(shè)計

2.1 系統(tǒng)總體設(shè)計

系統(tǒng)采用模塊化的設(shè)計思路，整體設(shè)計如圖1所示，測試系統(tǒng)采用ICP壓電式傳感器作為敏感單元,將沖擊波壓力信號轉(zhuǎn)換成電信號輸出。此電信號經(jīng)直流耦合、加法器基線抬升、程控放大和程控濾波等調(diào)理電路后送至模數(shù)轉(zhuǎn)換端口，最后在FPGA控制下存儲至SD Nand。該系統(tǒng)整體電路封裝于密閉堅固的金屬屏蔽外殼內(nèi)，待試驗結(jié)束后可通過USB進(jìn)行數(shù)據(jù)讀取，用上位機(jī)顯示沖擊波作用曲線。

圖1 測試系統(tǒng)整體設(shè)計框圖Fig.1 Block diagram of the test system

2.2 采樣與存儲設(shè)計

爆炸沖擊波信號是典型的瞬態(tài)非平穩(wěn)信號，所含頻率分成較多且頻譜范圍較寬，主要能量集中在100 kHz范圍內(nèi)的中低頻段，幅值大、頻帶較窄[12]。在采樣率的確定上，工程中一般會基于過采樣原理，選用遠(yuǎn)大于采樣定理規(guī)定的采樣率[13]。

對于模數(shù)轉(zhuǎn)換器，本系統(tǒng)選用ADI公司的12位高速A/D轉(zhuǎn)換器AD9220，該器件采用多級差分流水線結(jié)構(gòu)[14]。AD9220帶有數(shù)字輸出糾錯邏輯，保證規(guī)定采樣率下數(shù)據(jù)輸出正常，規(guī)定溫度范圍內(nèi)數(shù)據(jù)不漏碼[15]，其采樣率可靈活配置為1.5 MHz/3 MHz/10 MHz。在本設(shè)計中，AD9220配置為單端輸入模式，采樣率可切換，本系統(tǒng)配置為3 MHz，具體硬件設(shè)計電路如圖2所示。

圖2 AD9220硬件電路設(shè)計Fig.2 AD9220 hardware circuit design

對于便攜存儲式的沖擊波系統(tǒng)而言，采集系統(tǒng)的帶寬受半導(dǎo)體工藝影響，限制于存儲器帶寬。目前主流的非易失存儲方案是采用Nand Flash，因單片Nand Flash有較長的頁編程繁忙時間而帶寬較低，工程應(yīng)用中會使用多片Nand Flash構(gòu)成陣列以提高存儲帶寬，但此方法會增加設(shè)備的體積、功耗，造成處理資源浪費。此外，Nand Flash底層驅(qū)動邏輯復(fù)雜，且不同品牌Nand Flash的Page、Block存儲容量大小不同，導(dǎo)致產(chǎn)品迭代時需重新調(diào)試驅(qū)動時序，使用便利性較差。針對此問題，本系統(tǒng)兼顧采樣率、設(shè)備功耗、體積以及使用便利性，最終采用單片國產(chǎn)SD Nand作為存儲單元。

SD Nand優(yōu)勢在于其采用標(biāo)準(zhǔn)SD2.0協(xié)議進(jìn)行驅(qū)動，同普通TF卡一致，采用SDIO接口進(jìn)行電氣連接，兼容SPI/SD/eMMC接口，驅(qū)動和封裝形式得到簡化，焊接穩(wěn)定可靠。其次SD Nand內(nèi)置的存儲陣列SLC NAND是NAND Flash中使用壽命最長、性能最穩(wěn)定的類型，達(dá)10萬次擦寫壽命，可保證測速系統(tǒng)正?？煽窟\行?，F(xiàn)有SD Nand存儲容量可達(dá)1GB以上，寫入速率最高達(dá)25 MB/s，內(nèi)置的控制器嵌入壞塊管理、平衡讀寫、動態(tài)和靜態(tài)的EDC/ECC算法等，在異常時可保證數(shù)據(jù)安全。本系統(tǒng)采用LGA-8封裝的SD Nand，即6 mm×8 mm的尺寸，同時PIN數(shù)量少，可節(jié)約PCB板面積，降低成本，縮小系統(tǒng)體積。SD Nand具體架構(gòu)圖如圖3所示。

圖3 SD Nand具體架構(gòu)圖Fig.3 SD Nand specific architecture

3 觸發(fā)關(guān)鍵技術(shù)設(shè)計

存儲式?jīng)_擊波測試系統(tǒng)采用內(nèi)觸發(fā)和負(fù)延時方式進(jìn)行事件的自動判別和控制采存工作的開始和停止，因此觸發(fā)閾值的合理設(shè)置是觸發(fā)邏輯設(shè)計的關(guān)鍵。傳統(tǒng)的存儲測試系統(tǒng)采用固定碼值實時比對AD輸出碼值進(jìn)行內(nèi)觸發(fā)設(shè)置，但其基于測試系統(tǒng)靜態(tài)輸出在實驗室環(huán)境下的標(biāo)定和校準(zhǔn)。當(dāng)測試系統(tǒng)處于氣壓或者溫度異于實驗室環(huán)境下時，參考基線的較小偏移使設(shè)置小閾值難度增大，為減少系統(tǒng)誤觸發(fā)概率，觸發(fā)閾值的設(shè)置需綜合考慮被測物理量的理論值、傳感單元量程和系統(tǒng)電路調(diào)理等因素，為保證觸發(fā)可靠性，其閾值會根據(jù)實際情況設(shè)置稍高。

3.1 信噪比門限分析

對于存儲式?jīng)_擊波測試裝置，密閉的金屬外殼可有效屏蔽外部噪聲，因此可近似認(rèn)為AD接收到的信號由傳感器輸出信號與電路熱噪聲信號混合，此噪聲的大小直接影響觸發(fā)閾值的設(shè)置以及誤觸發(fā)概率。由于電路熱噪聲的起伏特性，設(shè)置高于任一噪聲電平且低于任一有效信號電平的觸發(fā)閾值實現(xiàn)難度較大。針對此問題，本系統(tǒng)觸發(fā)門限采用奈曼-皮爾遜準(zhǔn)則(N-P準(zhǔn)則)設(shè)置，即在給定信噪比情況下，滿足一定的先驗概率，即誤觸發(fā)概率的同時使觸發(fā)檢測概率最大[16]。

由于測試系統(tǒng)外殼為密閉金屬，且系統(tǒng)采用的線性器件，其本身的噪聲可忽略不計，因此近似假設(shè)系統(tǒng)的噪聲僅為電路熱噪聲，服從高斯分布，噪聲均值為0，方差為φ2，因此噪聲概率密度函數(shù)為：

(1)

根據(jù)隨機(jī)噪聲的數(shù)學(xué)分析可知，噪聲電壓振幅的概率密度函數(shù)為：

(2)

式(2)中，r為噪聲的振幅值。若設(shè)置觸發(fā)門限電平為VT，則噪聲電壓超過觸發(fā)門限電平，即誤觸發(fā)事件的概率pf為：

(3)

(4)

由式(4)可知，當(dāng)噪聲分布一定時，誤觸發(fā)概率取決于觸發(fā)門限電平的設(shè)置。

假設(shè)AD模擬輸入端的信號由幅度為A的正弦信號s(t)和均值為0、方差為φ2的高斯白噪聲n(t)組成，觸發(fā)門限電平為VT，r(t)=n(t)+s(t)為進(jìn)入門限檢測器時信號加上噪聲。

r(t)的電壓振幅的概率密度函數(shù)為：

(5)

式(5)中：r為r(t)的電壓振幅值；I0(z)是宗量為z的零階修正貝賽爾函數(shù)。

(6)

有效觸發(fā)檢測概率Pd定義為r超過觸發(fā)門限電壓VT的概率為：

(7)

信噪比SNR為：

(8)

根據(jù)上述公式，以信噪比為變量，以誤觸發(fā)概率pf為參變量，仿真曲線如圖4所示。

本系統(tǒng)采樣頻率為3 MHz，每秒輸出106數(shù)量級的噪聲碼值，此時可設(shè)置誤觸發(fā)概率低于10-7，在一定冗余設(shè)計原則下,在本系統(tǒng)中選擇的先驗誤觸發(fā)概率為10-12。由圖4可知,在先驗誤觸發(fā)概率為10-12的情況下，信噪比閾值設(shè)置為17 dB時有效觸發(fā)檢測概率可達(dá)0.999，故本系統(tǒng)設(shè)置觸發(fā)門限信噪比為17 dB。

圖4 不同誤觸發(fā)概率下信噪比與檢測概率變化曲線Fig.4 Change curve of signal-to-noise ratio and detection probability under different false trigger probabilities

3.2 雙門限觸發(fā)FPGA設(shè)計

FPGA為系統(tǒng)的主控核心，主要有接口傳輸、芯片驅(qū)動、邏輯判斷和數(shù)據(jù)處理等功能?？紤]到測試環(huán)境的不穩(wěn)定性和器件非線性對系統(tǒng)敏感元件的影響，安全起見，在本系統(tǒng)中以觸發(fā)閾值和觸發(fā)數(shù)量形成雙門限條件觸發(fā)設(shè)置，具體原理如圖5所示。

圖5 動態(tài)設(shè)置門限FPGA設(shè)計Fig.5 Dynamic setting threshold FPGA design

FPGA收到A/D碼值后，經(jīng)兩通道分別處理，一路經(jīng)內(nèi)置RAM緩存，進(jìn)行負(fù)延時；另一路則經(jīng)過去直流、噪聲檢測、門限碼值計算、安全校對等操作后，最終輸出觸發(fā)脈沖。

在去直流操作中，F(xiàn)PGA對首先記錄的1 000個數(shù)據(jù)進(jìn)行加權(quán)平均計算，此時可近似認(rèn)為此平均值為偏置直流信號。隨后將原數(shù)據(jù)減去該平均值進(jìn)行去直流后，得到新的噪聲數(shù)組，并認(rèn)為該噪聲數(shù)組絕對值的加權(quán)平均為當(dāng)前檢測到的噪聲。此噪聲為整個調(diào)理鏈路的熱噪聲和AD采集器件的量化噪聲總和，可根據(jù)信噪比17 dB進(jìn)一步求得觸發(fā)門限值。

其次，即使本系統(tǒng)誤觸發(fā)先驗概率設(shè)置10-12，但考慮到潛在的風(fēng)險，在安全校對中，F(xiàn)PGA利用所觸發(fā)碼值的積累特性來提升觸發(fā)安全性，即采用連續(xù)16個數(shù)據(jù)超出觸發(fā)門限值作為觸發(fā)事件，形成最終的觸發(fā)，具體設(shè)計流程如圖6所示。

圖6 觸發(fā)脈沖處理流程框圖Fig.6 Trigger pulse processing flow chart

由于爆炸準(zhǔn)確時刻的不確定性，F(xiàn)PAG另進(jìn)行周期門限設(shè)置，以重新計算噪聲和觸發(fā)閾值的方式，保證系統(tǒng)長時工作的穩(wěn)定性。其次，由于觸發(fā)閾值設(shè)置較低，為防止突發(fā)意外和充分利用SD Nand容量，系統(tǒng)采取了多次觸發(fā)策略，保障可靠性。

4 測試與實驗驗證

4.1 觸發(fā)功能驗證

為驗證微弱信號的觸發(fā)功能，系統(tǒng)采用標(biāo)準(zhǔn)信號源輸入正弦波信號，用虛擬邏輯分析儀ILA抓取觸發(fā)時刻。由于ILA核允許在FPGA設(shè)備上執(zhí)行系統(tǒng)內(nèi)調(diào)試實現(xiàn)后的設(shè)計，即允許在系統(tǒng)時鐘下觸發(fā)硬件事件捕獲數(shù)據(jù)。因此可以使用此功能監(jiān)視觸發(fā)時刻的AD碼值和噪聲值。測試結(jié)果如圖7所示。

圖7 觸發(fā)實驗Fig.7 Trigger experiment

從圖7中抓取到的信號可知，直流基線偏置碼值實測為100，當(dāng)前周期的噪聲碼值檢測為4，觸發(fā)碼值為132，符合預(yù)定的信噪比門限17 dB設(shè)置。實際觸發(fā)時刻對應(yīng)碼值在145左右，是由于采用碼值積累雙門限觸發(fā)，基本符合碼值累計判斷門限。本系統(tǒng)觸發(fā)碼值的設(shè)置和觸發(fā)事件取決于當(dāng)前噪聲，基線本身的碼值大小對觸發(fā)基本無影響。

4.2 整體功能試驗

為驗證系統(tǒng)功能的完整性和觸發(fā)邏輯設(shè)計的有效性，系統(tǒng)進(jìn)行實彈試驗。在爆心48 m左右、0°與30°方向布置傳統(tǒng)存儲式測試系統(tǒng)和本測試系統(tǒng)。測試結(jié)果如圖8所示。

圖8 系統(tǒng)測試曲線對比圖Fig.8 System test curve comparison chart

試驗結(jié)果證明:本系統(tǒng)可完整記錄沖擊波波形，二者超壓峰值處于同一量級且超壓特征曲線相近。表1為圖8的數(shù)據(jù)分析結(jié)果，從觸發(fā)細(xì)節(jié)上來看，根據(jù)系統(tǒng)負(fù)延時設(shè)置，第65 536個點為系統(tǒng)實際觸發(fā)點即后積累門限，根據(jù)累計16個數(shù)據(jù)觸發(fā)設(shè)置，可看出第65 521個點為達(dá)到前設(shè)置門限的第一個值。傳統(tǒng)測試法根據(jù)沖擊波理論估計和現(xiàn)場經(jīng)驗，觸發(fā)前門限采用手動設(shè)置為1 216 bit(因上升時間過快，實際對應(yīng)第65 521個點為1 224 bit)，與基線均值相差192 bit。而本系統(tǒng)第65 521個點對應(yīng)為1 096 bit，可知本系統(tǒng)觸發(fā)前設(shè)置門限小于1 096 bit，與基線均值相差小于72 bit，此值若采用人工手動門限設(shè)置，在對系統(tǒng)噪聲和基線均值模糊的情況下，會增加不確定度和降低安全性。

表1 沖擊波系統(tǒng)對比數(shù)據(jù)表(bit)Table 1 Comparison data of shockwave systems

5 結(jié)論

與傳統(tǒng)沖擊波測試手段相比，本系統(tǒng)采用信噪比和信號積累雙門限改進(jìn)了觸發(fā)方式，具有高敏感和高可靠性。經(jīng)邏輯分析儀信號抓取和現(xiàn)場試驗測試，可以得到以下結(jié)論：

1) 根據(jù)奈曼皮爾遜原則,設(shè)計了信噪比門限實現(xiàn)觸發(fā)閾值自適應(yīng)，經(jīng)實測驗證本系統(tǒng)設(shè)置觸發(fā)閾值較低，輔以FPGA控制信號累計門限設(shè)置保證了觸發(fā)可靠性；

2) 采用SD Nand代替Nand Flash，在進(jìn)一步壓縮體積和維持可靠性的基礎(chǔ)上提升了系統(tǒng)帶寬，降低了驅(qū)動難度，為大容量小體積設(shè)備的存儲提出國產(chǎn)方案；

3) 該測試系統(tǒng)可穩(wěn)定觸發(fā)采集并存儲爆炸場微弱沖擊波信號，具有采樣率高、存儲容量大、觸發(fā)可靠性高的特點，適合多點分散式布場和超壓值微弱的場合。