阿不來提·吉力力 帕提古麗·木沙

(和田師范?？茖W(xué)校計(jì)算機(jī)科學(xué)系，新疆 和田 848000)

一、課程介紹

隨著集成技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)由分立元件、小規(guī)模集成電路SSI、中規(guī)模集成電路MSI 等構(gòu)成的電路級(jí)系統(tǒng)過渡到大規(guī)模集成電路LSI、超規(guī)模集成電路VLSI 等芯片級(jí)構(gòu)成的片上系統(tǒng)。經(jīng)歷了傳統(tǒng)的從單元到系統(tǒng)(從下到上)逐級(jí)整合，向現(xiàn)代的從系統(tǒng)到單元(從上到下)逐級(jí)細(xì)化的過渡過程。數(shù)字邏輯的設(shè)計(jì)方法從以人工設(shè)計(jì)為主發(fā)展為以計(jì)算機(jī)輔助設(shè)計(jì)為主，電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation，EDA)技術(shù)已成為目前電子系統(tǒng)設(shè)計(jì)的主流?！稊?shù)字邏輯電路實(shí)驗(yàn)》是計(jì)算機(jī)專業(yè)的基礎(chǔ)課，為此，我們想通過本系課程建設(shè)，對(duì)該課程改革提出一些設(shè)想。

二、課程建設(shè)目標(biāo)與規(guī)劃

(一)編寫或修訂教學(xué)大綱。重新編寫教學(xué)大綱，加強(qiáng)實(shí)踐的基礎(chǔ)訓(xùn)練和理論知識(shí)的綜合運(yùn)用，突出課程的實(shí)踐特點(diǎn)，開拓出開放性教學(xué)、實(shí)驗(yàn)和課題，更加重視創(chuàng)新能力的培養(yǎng)。

(二)編寫或選用國內(nèi)外優(yōu)秀教材及教學(xué)參考資料，計(jì)劃編寫《數(shù)字電路實(shí)驗(yàn)指導(dǎo)書》。

(三)考試命題、評(píng)分改革。學(xué)生在規(guī)定時(shí)間內(nèi)完成指定實(shí)驗(yàn)，在研討會(huì)上每個(gè)同學(xué)要用5－10 分鐘進(jìn)行方案論證和說明，經(jīng)指導(dǎo)教師審查或修改，根據(jù)其最終完成情況評(píng)定分?jǐn)?shù)。分?jǐn)?shù)由平時(shí)表現(xiàn)(包括出勤率、自學(xué)和提問情況)和最終成果評(píng)定分兩部分構(gòu)成。

(四)教學(xué)方法改革。傳統(tǒng)教學(xué)實(shí)驗(yàn)?zāi)Ｊ较拢瑢W(xué)生往往被限制在教師事先設(shè)定好的諸多限定條件之內(nèi)，實(shí)驗(yàn)內(nèi)容也多偏向于課堂講授內(nèi)容的理解和驗(yàn)證。這對(duì)完成最基本的實(shí)驗(yàn)要求(包括基本實(shí)驗(yàn)方法的訓(xùn)練、實(shí)驗(yàn)儀器的使用等)可能是需要的。但在這樣的實(shí)驗(yàn)環(huán)境和氣氛下，學(xué)生發(fā)揮自身潛能的余地和空間很小。

建立開放性的實(shí)驗(yàn)環(huán)境，允許學(xué)生結(jié)合課程學(xué)習(xí)及自己的專業(yè)特點(diǎn)、時(shí)間安排或興趣愛好提出實(shí)驗(yàn)題目、設(shè)計(jì)實(shí)驗(yàn)方案或?qū)嶒?yàn)構(gòu)想，并可在一個(gè)較寬松的實(shí)驗(yàn)環(huán)境，可靈活選擇的時(shí)間范圍內(nèi)(如周末或假期期間)完成。設(shè)置這樣的實(shí)驗(yàn)環(huán)境和條件，有利于培養(yǎng)學(xué)生主動(dòng)學(xué)習(xí)的能力和創(chuàng)造意識(shí)。

教學(xué)過程以學(xué)生為主體，以教師引導(dǎo)和協(xié)助為輔。改變以往學(xué)生聽課為主，照搬實(shí)驗(yàn)被動(dòng)接受知識(shí)的學(xué)習(xí)模式，變成結(jié)合課題研究與工程設(shè)計(jì)為主動(dòng)學(xué)習(xí)的變革，充分發(fā)揮學(xué)生自主學(xué)習(xí)的積極性，豐富實(shí)踐教學(xué)的題目。使用多媒體教學(xué)手段，制作課件。利用網(wǎng)絡(luò)課堂，進(jìn)行答疑，提交方案，并進(jìn)行專題討論。

(五)提高師資學(xué)術(shù)水平?？茖W(xué)技術(shù)的迅速發(fā)展，知識(shí)更新速度加快，電子媒介不斷涌現(xiàn)，人們獲取知識(shí)的手段多樣化，深刻地影響著高等教育的理念和教學(xué)方式。這些都要求教師必須樹立終身學(xué)習(xí)的理念，始終保持探索新知識(shí)的興趣和能力。任課教師將不定期的參加校內(nèi)外的各種師資培訓(xùn)、進(jìn)行學(xué)術(shù)交流，注重學(xué)習(xí)新技術(shù)，不斷提高自身業(yè)務(wù)能力。

三、加強(qiáng)教學(xué)實(shí)踐環(huán)節(jié)的措施

(一)首先設(shè)立一套能激發(fā)學(xué)生學(xué)習(xí)興趣的實(shí)驗(yàn)題目。由于自主性實(shí)驗(yàn)需要學(xué)生獨(dú)立、系統(tǒng)的完成實(shí)驗(yàn)任務(wù)，需要耗費(fèi)較多時(shí)間，如果實(shí)驗(yàn)題目不能引起學(xué)生們的興趣，他們是不會(huì)花費(fèi)精力和時(shí)間的。因此，選題是一個(gè)很重要的環(huán)節(jié)。

(二)實(shí)驗(yàn)內(nèi)容安排要有利于培養(yǎng)學(xué)生的創(chuàng)新能力?；A(chǔ)實(shí)驗(yàn)采用TDS－2 數(shù)字電路實(shí)驗(yàn)系統(tǒng)，使用小規(guī)模集成電路(SSI)是資源密度僅幾個(gè)門的集成邏輯門，如與門、或門、異或門和觸發(fā)器等;中規(guī)模集成電路(MSI)是資源密度僅幾十個(gè)門或幾百個(gè)門的標(biāo)準(zhǔn)功能模塊，如計(jì)數(shù)器，寄存器、譯碼器、數(shù)據(jù)選擇器。綜合實(shí)踐平臺(tái)采用GW48－SOPC 實(shí)驗(yàn)系統(tǒng)，使用Altera 公司的超大規(guī)模通用可編程邏輯器件PLD(Programmable Logic Device)，資源密度在上千門至百萬門之間，使數(shù)字系統(tǒng)設(shè)計(jì)從電路級(jí)深入到了芯片級(jí)，用Altera 公司的MAX_Plus Ⅱ或QuartusⅡ，允許學(xué)生在印刷線路板上編輯和修改器件邏輯功能，使硬件功能的重構(gòu)與軟件設(shè)計(jì)一樣方便。

1．設(shè)計(jì)準(zhǔn)備。學(xué)生首先根據(jù)任務(wù)要求進(jìn)行設(shè)計(jì)分析，按系統(tǒng)復(fù)雜程度劃分功能單元，然后進(jìn)行方案論證，權(quán)衡系統(tǒng)工作速度、PLD 器件資源、產(chǎn)品成本及連線的布通率等，選擇合適的設(shè)計(jì)方案和性能比高的PLD 器件。設(shè)計(jì)以項(xiàng)目工程的形式進(jìn)行，新建項(xiàng)目時(shí)可指定項(xiàng)目的存放路徑和目錄、設(shè)計(jì)工程名稱以及最高層設(shè)計(jì)實(shí)體的名稱、指定目標(biāo)器件的系列和型號(hào)，最后工程向?qū)?huì)給出設(shè)計(jì)報(bào)告。

2．設(shè)計(jì)輸入。學(xué)生在編輯器中建立源文件，闡明設(shè)計(jì)要求。源文件可以是原理圖方式或文本方式。原理圖方式使用邏輯符號(hào)組構(gòu)電路，容易理解與掌握。開發(fā)軟件平臺(tái)除提供功能強(qiáng)大的各類器件庫外(如邏輯門、觸發(fā)器、組合功能部件、時(shí)序功能部件、存儲(chǔ)器等)，還允許學(xué)生自己建立特殊的器件符號(hào)。文本方式是采用硬件描述語言HDL(Hardware Description Language)描述電路的輸入、輸出關(guān)系及邏輯功能，學(xué)生可以不需要熟悉系統(tǒng)的底層電路和PLD 的內(nèi)部結(jié)構(gòu)，通過邏輯描述就能確定設(shè)計(jì)方案的可行性;

3．分析與綜合。分析與綜合是PLD 開發(fā)軟件對(duì)設(shè)計(jì)文件進(jìn)行處理的第一步驟。首先由編譯器分析檢驗(yàn)設(shè)計(jì)輸入是否符合規(guī)范，包括邏輯規(guī)則檢測(cè)、網(wǎng)絡(luò)連接檢測(cè)、信號(hào)來源和流向檢測(cè)等。比如圖形設(shè)計(jì)文件中信號(hào)線有無漏接、信號(hào)有無雙重來源，元件端口屬性是否匹配;文件設(shè)計(jì)中有無關(guān)鍵字、邏輯語法或結(jié)構(gòu)等錯(cuò)誤。檢驗(yàn)通過后編譯器對(duì)設(shè)計(jì)文件進(jìn)行優(yōu)化和綜合，簡(jiǎn)化邏輯方程式以減少設(shè)計(jì)占用的資源，并綜合成一個(gè)網(wǎng)表文件形成系統(tǒng)邏輯模型。

4．功能仿真。功能仿真可驗(yàn)證系統(tǒng)模型是否滿足設(shè)計(jì)功能要求。仿真的測(cè)試碼或測(cè)試序列可以通過建立矢量波形文件、矢量文件和矢量輸出文件設(shè)置。其中矢量波形文件以設(shè)計(jì)文件的輸入、輸出時(shí)序波形直接顯示設(shè)計(jì)對(duì)象的邏輯關(guān)系，與時(shí)序波形圖相似，適用于具有重復(fù)狀態(tài)變化特征的邏輯函數(shù)。在波形編輯器中，一般可以選擇需要觀察的輸入、輸出節(jié)點(diǎn)，對(duì)輸入信號(hào)賦值、改變信號(hào)狀態(tài)的顯示方式等。只要給定各測(cè)試輸入信號(hào)的時(shí)序關(guān)系或邏輯電平，仿真器就以信號(hào)波形圖或仿真報(bào)告文件的形式給出邏輯仿真結(jié)果甚至信號(hào)的傳輸時(shí)間供設(shè)計(jì)者分析。如果邏輯功能不符合設(shè)計(jì)要求，學(xué)生可以修改設(shè)計(jì)直至要求滿足。

5．時(shí)序仿真。由于不同器件的不同布局對(duì)系統(tǒng)信號(hào)延時(shí)有不同的影響，因此在器件適配完成后可以進(jìn)行時(shí)序仿真，分析信號(hào)傳輸延時(shí)，檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，估計(jì)系統(tǒng)設(shè)計(jì)性能。

6．編譯適配。編譯器將經(jīng)過分析綜合后的優(yōu)化邏輯關(guān)系與器件中邏輯單元和輸入、輸出單元適配，把設(shè)計(jì)分割成多個(gè)邏輯小塊影射到器件各相應(yīng)的單元，確定各單元的組態(tài)和互連關(guān)系。完成適配后，編譯器以最優(yōu)化方式對(duì)PLD 器件進(jìn)行布局布線，將器件、邏輯單元和引腳分配信息轉(zhuǎn)換為該器件的編程圖像，產(chǎn)生報(bào)告文件及器件編程信息的數(shù)據(jù)文件。學(xué)生可以檢查適配布局的結(jié)果，根據(jù)報(bào)告修改源文件的邏輯錯(cuò)誤，或在器件底層編輯器中修改物理層的局部布局、布線，直至適配正確，通過并符合布局要求。

7．器件編程配置。PLD 設(shè)計(jì)開發(fā)的最后步驟就是對(duì)目標(biāo)器件編程配置。編程配置需要滿足器件生產(chǎn)廠家規(guī)定的條件，比如編程電壓、編程模式、編程時(shí)序和編程算法等。采用在系統(tǒng)編程ISP(In－System Programming)的FPGA(Field Programmable Gate Array)只需一條編程下載電纜，即可以從計(jì)算機(jī)的通信接口下載數(shù)據(jù)文件。編程電纜必須配有符合編程要求的接口電路，編程時(shí)目標(biāo)器件必須上電，編程器先檢測(cè)編程對(duì)象，建立對(duì)話聯(lián)系后才輸出編程數(shù)據(jù)文件，完成配置后進(jìn)行數(shù)據(jù)校驗(yàn)。

(三)為學(xué)生營造一個(gè)相互交流的課堂氛圍。課堂是學(xué)生實(shí)施自己計(jì)劃的主戰(zhàn)場(chǎng)，教師不應(yīng)再去面面俱到的指導(dǎo)學(xué)生如何做實(shí)驗(yàn)，而應(yīng)針對(duì)不同學(xué)生的不同設(shè)計(jì)方案和不同問題做一些關(guān)鍵性的指導(dǎo)，形成一個(gè)以學(xué)生自己動(dòng)手為主．教師引導(dǎo)與點(diǎn)評(píng)相結(jié)合的啟發(fā)式教學(xué)模式。遇到問題時(shí)需更多的鼓勵(lì)學(xué)生們自己想辦法解決，教師切忌有問必答，一切包辦代替，否則就失去了自主性實(shí)驗(yàn)的意義。只有這樣才能更加活躍學(xué)生的思維，才能真正培養(yǎng)學(xué)生分析問題、解決問題的能力。

(四)以小論文形式書寫實(shí)驗(yàn)報(bào)告。這是自主性實(shí)驗(yàn)的一個(gè)重要環(huán)節(jié)。它可以使學(xué)生對(duì)提前預(yù)先設(shè)計(jì)的方案，課中遇到的難點(diǎn)和疑點(diǎn)及課后數(shù)據(jù)分析中出現(xiàn)的問題進(jìn)行歸納、整理、分析和總結(jié)，有助于培養(yǎng)學(xué)生高度概括實(shí)驗(yàn)的能力，使他們學(xué)會(huì)用簡(jiǎn)潔、準(zhǔn)確的語言來表達(dá)自己的實(shí)驗(yàn)過程和觀點(diǎn)。

四、結(jié)論

選用中小規(guī)模集成電路芯片進(jìn)行的試驗(yàn)，要在面包板上連接電路，做單元小樣試驗(yàn)，體現(xiàn)了比較傳統(tǒng)的教學(xué)內(nèi)容和實(shí)驗(yàn)安排，往往因接線紊亂和接觸不良帶來各類麻煩，實(shí)驗(yàn)比較費(fèi)時(shí)和枯燥;而采用計(jì)算機(jī)輔助設(shè)計(jì)EDA，使邏輯電路設(shè)計(jì)、模擬仿真等瑣碎的工作都可以脫離具體對(duì)象，在構(gòu)筑于計(jì)算機(jī)平臺(tái)上的虛擬環(huán)境中自動(dòng)實(shí)現(xiàn)。由于計(jì)算機(jī)的強(qiáng)大運(yùn)算處理能力，采用EDA 技術(shù)設(shè)計(jì)的邏輯電路不需要考慮邏輯化簡(jiǎn)問題，硬件試驗(yàn)也被功能仿真所取代，學(xué)生只要將功能要求在開發(fā)平臺(tái)中建立起系統(tǒng)模型，然后輸入合適的測(cè)試碼或測(cè)試序列，EDA 軟件就會(huì)自動(dòng)對(duì)電路模型進(jìn)行測(cè)試，并以波形圖或文本方式給出測(cè)試結(jié)果，供學(xué)生分析電路功能是否符合預(yù)期的設(shè)計(jì)要求。如需要修改設(shè)計(jì)，通常只需要對(duì)設(shè)計(jì)文件作適當(dāng)調(diào)整，并無牽一發(fā)動(dòng)全身之慮。EDA 不僅可以提高試驗(yàn)教學(xué)效率、優(yōu)化教學(xué)過程，而且還可以使實(shí)驗(yàn)教學(xué)更加生動(dòng)、活潑、直觀，不斷激發(fā)學(xué)生的學(xué)習(xí)情感，提高學(xué)習(xí)興趣，同時(shí)也提高了教師的教學(xué)水平。

開設(shè)數(shù)字邏輯的課程設(shè)計(jì)，先分析實(shí)驗(yàn)?zāi)康暮吞攸c(diǎn)，利用已有的數(shù)字邏輯電路的基本知識(shí)，學(xué)生自己提出解決問題的方法，設(shè)計(jì)電路，模擬實(shí)驗(yàn)方案、設(shè)計(jì)數(shù)據(jù)表格等。不僅可以使學(xué)生由“被動(dòng)式”實(shí)驗(yàn)轉(zhuǎn)變?yōu)椤爸鲃?dòng)探索式”實(shí)驗(yàn)，而且給學(xué)生提供了獨(dú)立思考的空間，學(xué)生可以有足夠的時(shí)間來反復(fù)修改實(shí)驗(yàn)方案，研究實(shí)驗(yàn)現(xiàn)象，分析實(shí)驗(yàn)結(jié)果，通過實(shí)驗(yàn)促進(jìn)學(xué)生分析問題、解決問題和創(chuàng)新的能力，促進(jìn)學(xué)生個(gè)性的發(fā)展。使實(shí)驗(yàn)室真正成為為培養(yǎng)學(xué)生綜合能力和創(chuàng)新人才的重要基地。

［1］陳冀川．計(jì)算機(jī)硬件技術(shù)實(shí)踐教程［M］． 清華大學(xué)出版社，2009．

［2］江浩．計(jì)算機(jī)硬件實(shí)驗(yàn)教學(xué)與管理探索［J］．電腦知識(shí)與技術(shù)，2011，(27)．

［3］劉新平．計(jì)算機(jī)硬件綜合實(shí)驗(yàn)開發(fā)平臺(tái)［J］．實(shí)驗(yàn)研究與探索，2008，(3)．