• 
    

    
    

      99热精品在线国产_美女午夜性视频免费_国产精品国产高清国产av_av欧美777_自拍偷自拍亚洲精品老妇_亚洲熟女精品中文字幕_www日本黄色视频网_国产精品野战在线观看

      ?

      基于Matlab/Simulink的數(shù)字電路仿真

      2015-03-27 05:52:46
      玉溪師范學(xué)院學(xué)報 2015年4期
      關(guān)鍵詞:真值表邏輯電路乘法器

      (玉溪師范學(xué)院 信息技術(shù)工程學(xué)院,云南 玉溪 653100)

      數(shù)字電路是數(shù)字電子技術(shù)課程的一個重要內(nèi)容.在以往的教學(xué)中,對于所設(shè)計數(shù)字電路的正確性和有效性的驗證,是通過學(xué)生使用實驗箱搭建電路來完成的,實驗過程不僅費時費力,而且受實驗條件的影響,很難達到預(yù)期效果.而運用計算機仿真軟件進行驗證是一種新的實驗途徑,它不需要實驗設(shè)備和元器件,只要搭建電路模型進行仿真即可完成,在實驗效率和準(zhǔn)確程度上均有很大提高.MATLAB具有強大的圖形處理、符號運算和數(shù)值計算功能,其中的動態(tài)仿真工具箱Simulink是從底層開發(fā)的一個完整的仿真環(huán)境和圖形界面.運用Simulink用戶可以完成面向框圖系統(tǒng)仿真的全過程,直觀和準(zhǔn)確地達到仿真目標(biāo).本文中,筆者以組合邏輯電路和時序邏輯電路為例,介紹Simulink在數(shù)字電路仿真中的應(yīng)用.

      1 簡單組合邏輯電路的仿真

      在數(shù)字電路中,全加器是實現(xiàn)兩個一位二進制數(shù)及低位來的進位數(shù)相加,求得和數(shù)及向高位進位的邏輯電路,將多個一位全加器進行級聯(lián),就可實現(xiàn)多位二進制數(shù)的相加.

      圖1 全加器仿真模型及驗證結(jié)果

      表1全加器真值表

      Ci-1AiBiSiCi0000000110010100110110010101011100111111

      表1為一位全加器的真值表,其中Ai為被加數(shù),Bi為加數(shù),Ci-1為相鄰低位來的進位,Si為輸出本位和,Ci為向高位進位.化簡真值表可得全加器的表達式為:Si=Ai?Bi?Ci,Ci=AiBi+Ci-1(Ai?Bi).根據(jù)邏輯表達式,利用Simulink的Logic and Bit Operations子庫中的Logic Operator模塊[1]和其他相關(guān)模塊可搭建全加器的仿真電路模型如圖1所示,根據(jù)表1分別設(shè)置Ci-1,Ai,Bi的值為1、0、1,運行后2個Display模塊所顯示Si、Ci的值為0、1,與真值表一致,說明搭建的仿真電路模型是正確可行的.

      2 復(fù)雜組合邏輯電路的仿真

      兩位二進制乘法器可實現(xiàn)兩個兩位二進制數(shù)的相乘,輸出的乘積為一個四位二進制數(shù),設(shè)A1、A2、B1、B2分別為兩個乘數(shù)的高位和低位,乘積為Y4、Y3、Y2、Y1,其真值表如表2所示.

      表2 兩位二進制乘法器真值表

      圖2 兩位二進制乘法器仿真電路模型

      根據(jù)其真值表可得到化簡后的邏輯表達式為:

      利用Simulink搭建乘法器的電路模型如圖2所示.根據(jù)表2設(shè)置A1A2B1B2為1010,運行后,Display模塊顯示0100,仿真結(jié)果與真值表一致.

      由于兩位二進制乘法器電路比較復(fù)雜,用實驗箱搭建實際電路來驗證其設(shè)計的正確性,往往很難達到預(yù)期結(jié)果,而使用Simulink,只要正確搭建電路模型,便可快速地完成驗證.

      3 時序邏輯電路的仿真

      具有移位功能的寄存器稱為移位寄存器[2],屬于時序邏輯電路.移位寄存器除了可以寄存數(shù)據(jù)外,還可以在時鐘脈沖控制下將所存數(shù)據(jù)向左或向右移位.在移位寄存器中,輸入信號輸入到第一個觸發(fā)器的輸入端,前一個觸發(fā)器的輸出作為下一個觸發(fā)器的輸入,所有觸發(fā)器使用同一個時鐘脈沖,信號每經(jīng)過一個觸發(fā)器,就被緩存一次.但實際上,信號通過觸發(fā)器是有時延的,當(dāng)時鐘脈沖的第一個上升沿到來時,信號就被第一個觸發(fā)器讀入并送到其輸出端,但此時第二個觸發(fā)器還不能讀入這個信號.因為當(dāng)該信號到達第一個觸發(fā)器的輸出端時,時鐘脈沖的上升沿已經(jīng)結(jié)束,因此只有等到下一個上升沿到來時,第二個觸發(fā)器才能讀入這個信號.這樣,信號就在每個觸發(fā)器的輸出端保持一個時鐘周期,且每個觸發(fā)器的輸出端信號依次延遲一個時鐘周期,從而實現(xiàn)信號的移位.采用D觸發(fā)器設(shè)計一個4位移位寄存器,并使用Simulink搭建仿真電路模型如圖3所示,圖4是仿真運行后示波器的輸出結(jié)果.從仿真輸出波形可以看出,只有在時鐘信號的上升沿時,各個觸發(fā)器的輸出端Q0、Q1、Q2、Q3才會發(fā)生變化,且四個觸發(fā)器的輸出依次延遲一個時鐘周期.

      圖3 4位移位寄存器仿真電路模型

      圖4 4位移位寄存器輸出波形

      [1]霍加﹒托和塔森.基于MATLAB的數(shù)字電路建模與仿真[J].伊犁師范學(xué)院學(xué)報:自然科學(xué)版,2010(1):49-52.

      [2]侯建軍.數(shù)字電子技術(shù)基礎(chǔ):第2版[M].北京:高等教育出版社,2007:36-59.

      猜你喜歡
      真值表邏輯電路乘法器
      《離散數(shù)學(xué)》中二元關(guān)系傳遞性的判定
      數(shù)字電子時鐘邏輯電路的教學(xué)設(shè)計與仿真
      電子制作(2019年20期)2019-12-04 03:51:28
      搶答器原理的設(shè)計
      基于FPGA的流水線單精度浮點數(shù)乘法器設(shè)計*
      飛機燃油測量系統(tǒng)設(shè)計誤差影響分析
      科技視界(2016年22期)2016-10-18 15:56:13
      基于軟件技術(shù)的組合邏輯電路模型分析與實現(xiàn)研究
      短區(qū)間自動閉塞車站接近區(qū)段邏輯電路設(shè)計
      基于Visio的量子電路矢量圖自動繪制
      淺談時序邏輯電路
      科技視界(2013年3期)2013-08-15 00:54:11
      乘法器模塊在FPGA中的實現(xiàn)
      台北县| 石台县| 耒阳市| 宜丰县| 建宁县| 遂平县| 房产| 虹口区| 兰西县| 上林县| 清远市| 海城市| 宝清县| 吉木萨尔县| 喜德县| 上林县| 顺平县| 遂平县| 盐池县| 顺平县| 南开区| 荔波县| 岳阳市| 临颍县| 梅河口市| 遂川县| 乌海市| 绥芬河市| 昆明市| 晋宁县| 福海县| 江阴市| 阜平县| 循化| 宿州市| 滁州市| 从化市| 虹口区| 安国市| 大冶市| 安平县|