趙　媛

(楊凌職業(yè)技術(shù)學(xué)院，陜西 楊凌　712100)

?

任務(wù)引領(lǐng)的組合邏輯電路應(yīng)用教學(xué)設(shè)計(jì)

趙媛

(楊凌職業(yè)技術(shù)學(xué)院，陜西 楊凌712100)

摘要：把完成實(shí)際工作任務(wù)貫穿整個(gè)教學(xué)過程，采用任務(wù)引領(lǐng)法進(jìn)行教學(xué)。通過層層深入的電路設(shè)計(jì)任務(wù)，引導(dǎo)學(xué)生完成從單輸出到多輸出的設(shè)計(jì)。設(shè)計(jì)多個(gè)符合認(rèn)知規(guī)律，由淺入深的問題，通過對(duì)問題的不斷深化，提高了學(xué)生學(xué)習(xí)興趣，培養(yǎng)學(xué)生的創(chuàng)新意識(shí)。

關(guān)鍵詞：組合邏輯電路；真值表；邏輯電路圖

為使教學(xué)內(nèi)容和時(shí)代發(fā)展的步伐保持一致，在教學(xué)過程中必須緊密關(guān)注和課程相關(guān)的專業(yè)領(lǐng)域的新技術(shù)、新設(shè)備和新應(yīng)用實(shí)例。要以實(shí)際發(fā)展需要的工程實(shí)際問題作為主要教學(xué)內(nèi)容，開闊學(xué)生眼界，使學(xué)生更貼近工程實(shí)際和時(shí)代要求。本文主要選用工程典型案例做為組合邏輯電路設(shè)計(jì)的項(xiàng)目來進(jìn)行講解，讓學(xué)生在獨(dú)立思考和設(shè)計(jì)的過程中，熟悉組合邏輯電路的設(shè)計(jì)方法，學(xué)會(huì)分解項(xiàng)目，設(shè)計(jì)最佳邏輯電路。

一、組合邏輯電路的基本概念

組合邏輯電路從邏輯的角度來講是在每一個(gè)時(shí)刻的輸出狀態(tài)只取決于這個(gè)時(shí)刻的輸入信號(hào)，而與電路的原始狀態(tài)沒有任何關(guān)系。從結(jié)構(gòu)上講，組合邏輯電路都是由單純的邏輯門電路組成的，且輸出端不存在反饋路徑(不包含存儲(chǔ)單元)。

二、組合邏輯電路的設(shè)計(jì)方法

組合邏輯電路設(shè)計(jì)方法，主要以解決工程實(shí)際問題為目的。在講解的過程中，為提高教學(xué)效果，以工作任務(wù)引入，激發(fā)學(xué)生的學(xué)習(xí)興趣，提高他們?cè)趯?shí)踐應(yīng)用中分析問題、解決問題的能力，使學(xué)生貼近工程實(shí)際和時(shí)代要求，開闊學(xué)生眼界。

(一)設(shè)計(jì)步驟

組合邏輯電路的設(shè)計(jì)方法是從實(shí)際邏輯問題出發(fā)，經(jīng)過分析，進(jìn)行邏輯抽象并賦值，最終以最少的邏輯門電路來實(shí)現(xiàn)其邏輯功能，并畫出最終邏輯電路圖。具體設(shè)計(jì)步驟如表1。

表1　組合邏輯電路設(shè)計(jì)步驟

(二)單輸出組合邏輯電路的設(shè)計(jì)(設(shè)計(jì)一個(gè)產(chǎn)品合格檢驗(yàn)電路)

1.創(chuàng)建任務(wù)，導(dǎo)入新知識(shí)

設(shè)產(chǎn)品有3項(xiàng)質(zhì)量技術(shù)指標(biāo)，一個(gè)主要技術(shù)指標(biāo)和兩個(gè)基本技術(shù)指標(biāo)。只有當(dāng)兩個(gè)或兩個(gè)以上指標(biāo)合格且含有主要技術(shù)指標(biāo)合格時(shí)，為產(chǎn)品合格。

2.案例分析，傳授新知識(shí)

分析任務(wù)要求：設(shè)輸入輸出變量并邏輯賦值。

設(shè)輸入變量：主要技術(shù)指標(biāo)為A，兩個(gè)基本技術(shù)指標(biāo)分別為B和C，合格為1，不合格為0。設(shè)產(chǎn)品檢驗(yàn)合格與否為輸出變量，用變量Y表示，產(chǎn)品合格為1，不合格為0。

列真值表：把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式，見表2。

表2　產(chǎn)品合格檢驗(yàn)電路設(shè)計(jì)真值表

由真值表寫出邏輯表達(dá)式并畫出相應(yīng)的邏輯電路圖，如圖1。

圖1　產(chǎn)品合格檢驗(yàn)邏輯電路圖

3.總結(jié)任務(wù)，提高認(rèn)識(shí)

工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問題有：所用的邏輯器件數(shù)目最少，種類最少，且器件之間的連線最少；滿足速度要求，應(yīng)使級(jí)數(shù)最少，以減少門電路的延遲；功耗小，工作穩(wěn)定可靠。

經(jīng)過分析發(fā)現(xiàn)方案一中用了3個(gè)門電路，分別是“與門”、“或門”和“與非門”，方案二中用了3個(gè)相同的門電路，都是“與非門”。雖然方案一中所用的邏輯器件數(shù)目和方案二中的數(shù)目一樣多，但是種類卻用到了兩種，按照工程設(shè)計(jì)要求，方案二電路設(shè)計(jì)更好些。

(三)多輸出組合邏輯電路的設(shè)計(jì)(設(shè)計(jì)一個(gè)水箱水位控制電路)

1.創(chuàng)建任務(wù)，導(dǎo)入新知識(shí)

有一大水箱由YS、YL兩臺(tái)水泵供水，水箱中設(shè)置了三個(gè)水位檢測(cè)元件A、B、C，如圖2所示。水面低于檢測(cè)元件時(shí)，檢測(cè)元件輸出高電平；水面高于檢測(cè)元件時(shí)，檢測(cè)元件輸出低電平。現(xiàn)要求水位超過C點(diǎn)時(shí)，YS、YL停止工作；水位低于C點(diǎn)但高于B點(diǎn)時(shí)，YS單獨(dú)工作；水位低于B點(diǎn)但高于A點(diǎn)時(shí)，YL單獨(dú)工作；水位低于A點(diǎn)時(shí)，YS、YL同時(shí)工作。試設(shè)計(jì)此控制電路。

圖2　水位示意圖

2.案例分析，傳授新知識(shí)

分析任務(wù)要求：設(shè)輸入輸出變量并邏輯賦值。

設(shè)水位檢測(cè)元件以A、B、C表示，低于檢測(cè)元件為1，高于為0；設(shè)水泵以YS、YL表示，水泵工作為1，不工作為0。

列真值表：把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式，見表3。

表3　水箱水位控制電路設(shè)計(jì)真值表

由真值表寫邏輯表達(dá)式并畫出相應(yīng)的邏輯電路圖，如圖3。

圖3　水箱水位控制邏輯電路圖

三、結(jié)束語

以工作任務(wù)為引領(lǐng)的教學(xué)方法，能夠使學(xué)生在循序漸進(jìn)的學(xué)習(xí)過程中，更好地把理論知識(shí)和實(shí)際應(yīng)用結(jié)合起來，本教學(xué)方法在提高學(xué)生學(xué)習(xí)興趣和培養(yǎng)學(xué)生創(chuàng)新能力等方面有著積極的作用。

參考文獻(xiàn)

[1]楊志忠.數(shù)字電子技術(shù)[M].北京:高等教育出版社,2003.

[2]孫麗霞.數(shù)字電子技術(shù)[M].北京:高等教育出版社,2004.

[3]康華光.電子技術(shù)基礎(chǔ)數(shù)字部分，5版[M].北京:高等教育出版社,2006.

[4]姜春玲,封百濤.任務(wù)驅(qū)動(dòng)法在“數(shù)字電子技術(shù)”教學(xué)改革中的應(yīng)用[J].中國電子教育,2009(04):56-59.

[5]陳莉平,王紅.電子技術(shù)課程設(shè)計(jì)數(shù)字部分的一次實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào),2008,30(2):75-76.

[責(zé)任編輯：趙偉]

Application of Teaching Design Task of Combinational Logic Circuit

ZHAO Yuan

(Yangling Vocational and Technical College, Yangling 712100, China)

Abstract:In order to solve practical production tasks throughout the teaching process, uses the task leading teaching method in teaching, Through the layers of in-depth circuit design task, and guide students to complete the output from single to multiple output, design more accord with cognitive law students, distinguished problem. Through the deepening of the problem and improve the students' learning interest, cultivate students’ innovation consciousness.

Key words:combinational logic circuit; truth table; logic circuit diagram

中圖分類號(hào):TN79+1

文獻(xiàn)標(biāo)志碼:A

文章編號(hào)：1008-6811(2016)01-0066-03

作者簡(jiǎn)介：趙媛(1979—)，女，陜西長安人，楊凌職業(yè)技術(shù)學(xué)院講師。

收稿日期：2015-12-10