初探VHDL語言在電子設(shè)計中的應(yīng)用

周至公

摘 要：隨著時代的進(jìn)步，如今社會對電子技術(shù)和計算機(jī)技術(shù)的應(yīng)用非常普遍，已經(jīng)完全滲透到各行業(yè)中。而電子技術(shù)設(shè)計作為推動電子技術(shù)領(lǐng)域發(fā)展的主要動力，其逐漸向著高速度、大容量和小體積的方向發(fā)展，因此傳統(tǒng)自下而上的電子設(shè)計方法已經(jīng)難以滿足要求，因此必須加強(qiáng)對VHDL硬件描述語言的應(yīng)用。本文主要分析了VHDL硬件描述語言在電子設(shè)計中應(yīng)用的構(gòu)成，闡述了VHDL硬件描述語言在電子設(shè)計中應(yīng)用的主要特點(diǎn)，并針對VHDL硬件描述語言在電子設(shè)計中的應(yīng)用策略進(jìn)行了研究和探討。

關(guān)鍵詞：VHDL硬件描述語言；電子技術(shù)設(shè)計；設(shè)計流程

VHDL硬件描述語言在數(shù)字電路與系統(tǒng)描述、模擬和設(shè)計中應(yīng)用比較普遍，屬于電子技術(shù)設(shè)計的核心[1]。尤其是隨著集成電路技術(shù)的進(jìn)步，人們對電子技術(shù)設(shè)計效率和設(shè)計水平的要求不斷提升，因此選擇合理的硬件描述語言具有必要性，而VHDL硬件描述語言能夠有效降低電子技術(shù)設(shè)計難度，且具有通用性高、支持面廣的特征，并獲得了市場和電子電力公司的肯定與支持，可以有效促進(jìn)電子技術(shù)設(shè)計想著自動化方向發(fā)展，縮短開發(fā)周期。

1 VHDL語言在電子設(shè)計中應(yīng)用的構(gòu)成

VHDL（Very-High-Speed Inte-grated Circuit Hardware Description Languagea）硬件描述語言，即超高速集成電路硬件描述語言，主要是應(yīng)用于數(shù)字電路系統(tǒng)性能描述和模擬的語言[2]。VHDL硬件描述語言是在1983年由美國國防部創(chuàng)建，并在后期的發(fā)展和應(yīng)用中，成為硬件描述語言的標(biāo)準(zhǔn)之一。隨著IEEE對VHDL硬件描述語言的修訂，VHDL硬件描述語言的內(nèi)容得到的進(jìn)一步的擴(kuò)展，主要是從更高的抽象層次和系統(tǒng)描述能力進(jìn)行擴(kuò)展。當(dāng)前VHDL硬件描述語言已經(jīng)成為通用性硬件描述語言。

VHDL硬件描述語言的語法具有高度嚴(yán)格的特征，與Ada風(fēng)格比較相近，即一段完整的VHDL代碼包含實體語句、構(gòu)造體語句、配置說明語句等。其中實體語句主要是針對設(shè)計單元的外部接口信號進(jìn)行描述，構(gòu)造體語句主要是針對設(shè)計單元內(nèi)部的結(jié)構(gòu)和行為進(jìn)行描述。根據(jù)研究可知，利用構(gòu)造體語句進(jìn)行設(shè)計單元內(nèi)部功能描述又可以分為三種方式，即行為級描述、寄存器傳輸級描述和結(jié)構(gòu)描述等。配置說明依據(jù)主要是針對選取不同元件構(gòu)成設(shè)計單元版本的描述。此外VHDL代碼還包含庫說明語句和包說明語句。其中庫是進(jìn)行編譯實體、構(gòu)造體、包和配置數(shù)據(jù)的存放，而包則是用來存在共享數(shù)據(jù)類型、常量和子程序等。常見的庫類型主要分為IEEE庫、STD庫、ASIC矢量庫等[3]。

2 VHDL語言在電子設(shè)計中應(yīng)用主要特點(diǎn)

VHDL硬件描述語言主要是進(jìn)行數(shù)字系統(tǒng)結(jié)構(gòu)、行為、功能和接口的描述，其與其他語言相比，具有很多明顯的優(yōu)勢和特點(diǎn)，主要表現(xiàn)在以下幾個方面。

2.1 VHDL硬件描述語言描述能力強(qiáng)

VHDL硬件描述語言具有電路描述能力強(qiáng)和建模能力強(qiáng)等優(yōu)勢，主要表現(xiàn)在其能夠從多個層次實現(xiàn)對數(shù)字系統(tǒng)的建模與描述，有效簡化硬件設(shè)計任務(wù)，降低硬件設(shè)計難度，繼而提高電子技術(shù)設(shè)計效率和設(shè)計可靠性。

2.2 VHDL硬件描述語言設(shè)計優(yōu)化能力

VHDL硬件描述語言應(yīng)用在電子技術(shù)設(shè)計中，能夠脫離具體硬件電路、設(shè)計平臺等特性，且其電路行為描述能力和系統(tǒng)描述能力優(yōu)良，且其生命力和應(yīng)用潛力非常強(qiáng)大，尤其是在語言易讀性方便、層次性方面和結(jié)構(gòu)化設(shè)計方面等。

2.3 VHDL硬件描述語言全新設(shè)計方法

VHDL硬件描述語言主要采用自上而下的設(shè)計方法，且包含庫，有效應(yīng)用在電子產(chǎn)品生命周期縮短的環(huán)境中，面對重新設(shè)計、融入全新技術(shù)和改變工藝等，均具有良好的適應(yīng)性。自上而下的設(shè)計方法，可以將較大的系統(tǒng)分解成若干個模塊，在分工合作時更加簡單方便。此外設(shè)計人員在利用VHDL硬件描述語言進(jìn)行電子技術(shù)設(shè)計時，可以單純進(jìn)行功能的設(shè)計，對于其他不會影響功能的因素，且無需耗費(fèi)太多的精力[4]。

3 VHDL語言在電子設(shè)計中的應(yīng)用策略

在電子技術(shù)設(shè)計中，VHDL硬件描述語言屬于比較高層次的設(shè)計方法。技術(shù)人員在利用VHDL硬件描述語言進(jìn)行電子技術(shù)設(shè)計時，首先要利用VHDL硬件描述語言進(jìn)行電路系統(tǒng)的表達(dá)，并輸入至計算機(jī)。隨后利用HDL綜合器對設(shè)計進(jìn)行綜合，將軟件設(shè)計的HDL描述與硬件結(jié)構(gòu)掛鉤，實現(xiàn)軟件轉(zhuǎn)化為硬件電路。綜合的作用主要是將VHDL硬件描述語言轉(zhuǎn)換為低級語言，確保實現(xiàn)與FPGA/CPLD的基本結(jié)構(gòu)相應(yīng)的網(wǎng)表文件[5]。再利用適配器將綜合器產(chǎn)生的網(wǎng)標(biāo)文件配置目標(biāo)器件中，產(chǎn)生下載文件。適配器又稱之為結(jié)構(gòu)綜合器，主要是將網(wǎng)標(biāo)文件針對的目標(biāo)器件進(jìn)行邏輯映射操作，如邏輯分割、優(yōu)化等。而且由于電子技術(shù)設(shè)計的模擬仿真主要是在高層上實現(xiàn)，能夠進(jìn)一步提高錯誤發(fā)生效率，提升電子技術(shù)設(shè)計效率。

仿真主要是利用計算機(jī)對設(shè)計進(jìn)行模擬，包含時序仿真、功能仿真。其中時序仿真中，文件包含器件硬件特性參數(shù)，即基于真實器件的特性進(jìn)行仿真，仿真精度高。功能仿真主要是針對邏輯功能進(jìn)行模式，不涉及具體器件的硬件特性。仿真后，將適配后生成的下載文件或配置文件，利用編程器進(jìn)行下載，以實現(xiàn)硬件調(diào)試和驗證。最后需要對硬件系統(tǒng)進(jìn)行測試，確保設(shè)計項目在目標(biāo)系統(tǒng)上的工作情況滿足要求，針對存在錯誤的地方需要及時進(jìn)行改進(jìn)。

4 結(jié)束語

綜上所述，將VHDL硬件描述語言應(yīng)用與電子技術(shù)設(shè)計中，能夠?qū)崿F(xiàn)從多個層次進(jìn)行數(shù)字系統(tǒng)的設(shè)計，有效降低設(shè)計難度，縮短設(shè)計周期，提高設(shè)計效率。如今VHDL硬件描述語言在電子技術(shù)設(shè)計應(yīng)用中主要表現(xiàn)為自上而下應(yīng)用方向，體現(xiàn)出邏輯綜合和優(yōu)化的重要性。

參考文獻(xiàn)

[1]李要球，盧璐.VHDL硬件描述語言在數(shù)字電路設(shè)計中的應(yīng)用[J].實驗室科學(xué)，2011，05：97-99+103.

[2]夏莉莉.淺議VHDL語言在電子設(shè)計自動化中的應(yīng)用[J].信息安全與技術(shù)，2012，07：44-46.

[3]張?zhí)O珍，王俊峰，仲濤.VHDL在數(shù)字邏輯電路設(shè)計中的應(yīng)用方法[J].信息通信，2012，05：96-97.

[4]柴志成，羅俊寧.VHDL語言在數(shù)字電路教學(xué)改革中的應(yīng)用[J].電子世界，2014，17：180-181.

[5]江文超，王文遠(yuǎn).VHDL在基于CPLD和單片機(jī)的數(shù)字頻率計系統(tǒng)設(shè)計中的應(yīng)用[J].電子制作，2014，07：205+203.