趙逸涵 段寶興 袁嵩 呂建梅 楊銀堂

(西安電子科技大學(xué)微電子學(xué)院,寬禁帶半導(dǎo)體材料與器件教育部重點實驗室,西安 710071)

1 引 言

橫向雙擴散金屬氧化物半導(dǎo)體場效應(yīng)管(lateral double-diff used MOSFET,LDMOS)由于其具有橫向溝道且電極均位于器件表面,便于與其他低壓電路、器件集成,因此被廣泛應(yīng)用于高壓集成電路與智能功率集成電路中,成為第二次電子革命的核心技術(shù)[1?5].第三代半導(dǎo)體材料SiC和GaN因其材料具有禁帶寬度大、高臨界擊穿電場、高電子遷移率等諸多優(yōu)點,逐漸成為研究熱點[6?10].然而這類材料和器件由于特殊的工藝以及高昂的成本,且在器件可靠性方面一直存在諸多問題亟待解決[11?13],所以硅基半導(dǎo)體器件仍是當(dāng)前研究和應(yīng)用的熱點.在LDMOS器件設(shè)計過程中,擊穿電壓(breakdown voltage,BV)一直是一項至關(guān)重要的參數(shù).自從減小表面電場(reduced surface field,RESURF)技術(shù)[14]提出以來,通過電場調(diào)制效應(yīng)來改善器件橫向表面電場分布,提高器件擊穿特性一直是一個備受關(guān)注的研究方向[15?20].

本文提出了一種新型LDMOS結(jié)構(gòu),在傳統(tǒng)LDMOS漏端加入了縱向輔助耗盡襯底層(assisted deplete-substrate layer,ADSL),通過擴展縱向耗盡區(qū)從而達(dá)到電場調(diào)制效果,不僅使得縱向的電場得到優(yōu)化,同時也使橫向電場得到大幅提升.利用仿真軟件ISE-TCAD[21]進行仿真,當(dāng)漂移區(qū)長度均為70μm且都滿足RESURF條件時,器件新結(jié)構(gòu)的擊穿電壓由傳統(tǒng)結(jié)構(gòu)的462 V提升到897 V,提高了94%.并且新結(jié)構(gòu)的優(yōu)值( figure-of-merit,FOM)(FOM=BV2/Ron,sp)相比于傳統(tǒng)結(jié)構(gòu)的0.55 MW/cm2也提高到1.24 MW/cm2,提升了兩倍之多.可以看出,ADSL LDMOS器件性能相比于傳統(tǒng)LDMOS有了極大的提升.

2 器件結(jié)構(gòu)

圖1為本文提出的ADSL LDMOS結(jié)構(gòu)示意圖,可以看到該結(jié)構(gòu)與傳統(tǒng)LDMOS的區(qū)別在于新結(jié)構(gòu)在漏端下方加入了一個N型ADSL.由于N型ADSL的加入,新結(jié)構(gòu)的擊穿電壓以及優(yōu)值相比于傳統(tǒng)LDMOS均有了極大的提高.ADSL從以下三個方面影響新結(jié)構(gòu)的擊穿特性:1)漏端下方的縱向耗盡區(qū)會進一步向襯底擴展;2)縱向體電場受ADSL的影響,會在埋層底部邊界出現(xiàn)一個新的電場峰,從而使得縱向電場得到優(yōu)化,縱向擊穿電壓提升;3)表面電場同樣會受ADSL的影響,使得橫向的表面電場也得到了優(yōu)化,橫向擊穿電壓得以提升.

由圖2可以清楚地看到漏端下方縱向耗盡區(qū)的擴展,由傳統(tǒng)LDMOS的64.4μm擴展到了ADSL LDMOS的95.6μm,增加了50%左右.由于ADSL的引入,在漏端下方的埋層底部邊界引入了一個新的電場峰,縱向耗盡區(qū)向襯底擴展,使縱向電場得到大幅優(yōu)化.

圖1 ADSL LDMOS剖面示意圖Fig.1.Cross section of the ADSL LDMOS.

圖2 擊穿時傳統(tǒng)LDMOS與ADSL LDMOS電勢線分布(右側(cè)為漏端)Fig.2.The electric potential lines distribution at the breakdown of the conventional LDMOS and ADSL LDMOS(right side is the drain).

圖3 傳統(tǒng)LDMOS與ADSL LDMOS的橫向表面電場分布(a)和縱向電場分布(b)Fig.3.The lateral surface electric field distribution(a)and verticalelectric filed distribution(b)of conventional LDMOS and ADSL LDMOS.

圖3為在漏端下方引入一個新的縱向ADSL對于LDMOS擊穿特性的影響.從圖3(a)橫向電場的對比可以看出,新結(jié)構(gòu)的橫向表面電場受到縱向ADSL引入的電場調(diào)制效應(yīng)的影響,相比于靠近源端區(qū)域,在靠近漏端的區(qū)域電場強度得到了大幅提升.所以,由于ADSL的引入,使得ADSL LDMOS的橫向表面電場的到了優(yōu)化,這會使得器件橫向擊穿電壓大幅增加.

另一方面,從圖3(b)縱向電場的對比可以看到,漏端縱向耗盡區(qū)進一步向襯底擴展,在縱向埋層的底部邊界引入了一個新的電場峰.這使得縱向漏端電場峰明顯降低,而新的電場峰的出現(xiàn)使得縱向電場分布更加均勻,漏端縱向電場得到優(yōu)化,器件縱向擊穿電壓得到提高.由于上述原因,器件的擊穿電壓由傳統(tǒng)LDMOS的462 V提升到ADSL LDMOS的897 V,提升了94.2%.

然而ADSL LDMOS的漂移區(qū)濃度比起傳統(tǒng)LDMOS的漂移區(qū)濃度減小了,這意味著新結(jié)構(gòu)的比導(dǎo)通電阻Ron,sp會增大,所以在評估器件性能時引入了優(yōu)值FOM作為標(biāo)準(zhǔn).從圖2中可以看到,ADSL LDMOS的優(yōu)值FOM相比于傳統(tǒng)LDMOS有了大幅的提升,從0.550 MW/cm2增加到1.240 MW/cm2,提升了125%.因此,ADSL LDMOS相比于傳統(tǒng)LDMOS在器件性能方面有了極大的提升.

在工藝實現(xiàn)方面,本文提出的結(jié)構(gòu)較傳統(tǒng)的LDMOS工藝僅增加了形成N型ADSL層所需的額外工藝.首先由P+型襯底外延具有一定濃度的P型襯底,接著進行刻槽并外延形成一定濃度的N型ADSL層,之后的漂移區(qū)及源、漏、溝道等工藝與傳統(tǒng)LDMOS相同.對于分區(qū)的ADSL LDMOS在外延時進行多次N型外延,以形成分區(qū)的ADSL層即可.本文的仿真分析完全按照以上的工藝過程定義,結(jié)構(gòu)、濃度參數(shù)均根據(jù)優(yōu)化條件確定.

3 仿真分析

利用ISE TCAD對器件性能參數(shù)影響進行仿真,ADSL LDMOS與傳統(tǒng)LDMOS的漂移區(qū)長度相等且均為LD=70μm,漂移區(qū)厚度TD=2μm,而ADSL LDMOS新加入的ADSL長度TA=40μm,寬度為XA=1μm;兩種結(jié)構(gòu)的襯底濃度均為1×1014cm?3,傳統(tǒng)LDMOS在滿足RESURF條件下優(yōu)化的漂移區(qū)濃度為3×1015cm?3,而ADSL LDMOS結(jié)構(gòu)同樣在滿足RESURF條件時,其優(yōu)化的漂移區(qū)濃度為1.8×1015cm?3,ADSL的濃度為6.5×1015cm?3.

當(dāng)加入N型ADSL層時,N型雜質(zhì)的摻雜總劑量就會增大,為了滿足RESURF條件,漂移區(qū)濃度Nd就會下降.圖4(a)所示為TA=40μm的ADSL LDMOS擊穿電壓隨漂移區(qū)濃度的變化,不同Nd對應(yīng)的擊穿電壓均在N型ADSL層濃度NA優(yōu)化條件下得到.可以看到,隨著漂移區(qū)濃度Nd的降低,擊穿電壓不斷上升,并在Nd=1.8×1015cm?3時達(dá)到最大,即此時滿足最佳RESURF條件.然而隨著漂移區(qū)濃度Nd不斷減小,器件的比導(dǎo)通電阻會不斷增加.圖4(b)為對于不同漂移區(qū)濃度Nd得到其優(yōu)值FOM變化,同樣可以看到在Nd=1.8×1015cm?3時FOM達(dá)到最大值.

圖4 ADSL LDMOS擊穿電壓BV(a)和優(yōu)值FOM(b)隨漂移區(qū)濃度Nd變化Fig.4.The BV(a)and FOM(b)as a function of the Ndof the ADSL LDMOS.

對于單一漂移區(qū)濃度Nd=1.8×1015cm?3的ADSL LDMOS,進一步考慮ADSL層濃度的優(yōu)化過程.如圖5(a)所示,當(dāng)N型ADSL層濃度NA不斷增加,擊穿電壓也隨之增加,并在NA=6.5×1015cm?3時有最大值,之后擊穿電壓迅速下降.其原因可以從圖5(b)中的縱向電場分布得到:當(dāng)加入了ADSL層,在此縱向埋層的底部引入了新的電場峰,此電場峰的引入會使縱向電場分布得到優(yōu)化;隨著N型ADSL層濃度NA不斷增加,新引入的電場峰逐漸增加,而靠近漏端的電場峰不斷減小,并在NA=6.5×1015cm?3有電場最優(yōu)分布,擊穿電壓達(dá)到最大值;當(dāng)ADSL層濃度NA繼續(xù)增加,可以看到縱向電場在靠近漏端的電場峰急劇減小,擊穿電壓也隨之降低.

圖5 ADSL LDMOS的擊穿電壓BV(a)和縱向電場分布(b)隨ADSL層濃度NA的變化Fig.5.The BV(a)and verticalelectric field distribution(b)as a function of the NAof the ADSL LDMOS.

圖6 ADSL LDMOS的擊穿電壓BV和漂移區(qū)濃度Nd(a)以及優(yōu)值FOM(b)隨ADSL長度TA的變化Fig.6.The BV,Nd(a)and FOM(b)as a function of TAof the ADSL LDMOS.

圖6(a)所示為ADSL LDMOS的BV與Nd隨著長度TA的變化而變化的趨勢,可以看到,BV隨著TA的增加逐漸增大,但是在TA大于40μm后增加幅度變緩,而在TA為20—40μm之間增長迅速;Nd隨TA的增加不斷減小,這意味著比導(dǎo)通電阻不斷增加.

圖6(b)所示為優(yōu)值FOM隨TA的變化,可以看出TA在20—40μm之間,優(yōu)值FOM基本持平,但擊穿電壓BV依舊上升.所以,在TA=40μm時ADSL LDMOS具有最佳性能.但當(dāng)TA的增加到40μm以上時,優(yōu)值迅速下降.引起這種現(xiàn)象的原因可以通過電場變化來解釋,如圖7所示.

由圖7(a)可見,隨著TA的增加,N型雜質(zhì)總的摻雜劑量就會增大,為了滿足RESURF條件,漂移區(qū)濃度Nd就會降低,這意味著比導(dǎo)通電阻會不斷增加.另一方面,隨著TA的增加,表面電場在靠近漏端的電場強度不斷提升,這也意味著擊穿電壓隨之不斷升高.但是,當(dāng)TA大于40μm時,由于過深的埋層對于表面電場的影響也隨之減小,所以表面電場的電場強度提升也逐漸放緩,這就意味著擊穿電壓的提升逐漸放緩.從圖7(b)中可以看到,隨著TA的增加,新引入的電場峰會隨著ADSL的底部邊界位置的加深從而移動.這會使得電場線包圍的面積增加,又因為擊穿電壓BV滿足因此擊穿電壓會得到提升.然而,隨著TA的增加,又會導(dǎo)致漏端電場峰與新引入的電場峰之間的電場強度下降,這會限制電場線下所包圍的面積的增加.所以,與之前的分析一致,在TA從40μm增加到60μm時,擊穿電壓增張的速度會逐漸放緩.以上分析就是FOM在TA=40μm時性能達(dá)到最優(yōu)、而當(dāng)TA大于40μm時迅速降低的原因.

圖7 ADSL LDMOS隨TA變化 (a)橫向表面電場分布;(b)縱向電場分布Fig.7.The lateral surface electric field distribution;(a)and verticalelectric field distribution(b)with different TAof the ADSL LDMOS.

圖8 ADSL分區(qū) (a)橫向表面電場分布;(b)縱向電場分布Fig.8.The lateral surface electric field distribution(a)and verticalelectric field distribution(b)of the partitioned ADSL LDMOS.

為了更進一步對ADSL LDMOS進行優(yōu)化,本文還對ADSL層進行了分區(qū),如圖1中所示,且均是等距離分區(qū).進行分區(qū)的ADSL LDMOS均是TA=40μm,漂移區(qū)濃度Nd=1.8×1015cm?3.分區(qū)時為了仍然滿足RESURF條件,不能改變已經(jīng)優(yōu)化過的漂移區(qū)濃度,所以只改變ADSL的分區(qū)濃度,而漂移區(qū)濃度不變.如圖1中所示,三分區(qū)時將ADSL層進行等距離分區(qū)為I,II,III三個區(qū)域,I區(qū)濃度為9×1015cm?3,II區(qū)濃度7.5×1015cm?3,III區(qū)濃度3×1015cm?3;同理雙分區(qū)等距離分為I,II兩個區(qū)域,I區(qū)濃度為8.5×1015cm?3,II區(qū)濃度4.5×1015cm?3.雙分區(qū)優(yōu)化之后,擊穿電壓由未分區(qū)時的897 V增加到了938 V,三分區(qū)優(yōu)化后的擊穿電壓達(dá)到了947 V,擊穿電壓均有所提高.

從圖8(a)中可以看到,隨著等距離分區(qū)的加入,橫向表面電場在靠近漏端的電場強度較沒有分區(qū)時更大,擊穿電壓增加.但是,當(dāng)?shù)染嚯x三分區(qū)時,可以看到電場強度基本沒有提升.圖8(b)中,在等距離分區(qū)的邊界處引入了新的電場峰,雙分區(qū)時在ADSL中間出現(xiàn)的電場峰使得縱向電場分布更加均勻,擊穿電壓上升.然而三分區(qū)時,新引入的兩個電場峰較雙分區(qū)時并沒有提升太多,且在漏端以及ADSL底部的電場峰也在下降,所以擊穿電壓提升不大.可見分區(qū)對器件擊穿電壓有一定提升,但是當(dāng)分區(qū)數(shù)大于等于2時,擊穿電壓趨于飽和.

4 結(jié) 論

本文提出了一種新型的ADSL LDMOS,與傳統(tǒng)LDMOS不同,新結(jié)構(gòu)在漏端加入了ADSL,這使得ADSL LDMOS的縱向耗盡區(qū)擴展,并且使得縱向以及橫向電場得到優(yōu)化.結(jié)果表明,在二者漂移區(qū)長度均為70μm時,擊穿電壓由傳統(tǒng)LD-MOS的462 V提升到了ADSL LDMOS的897 V,并且優(yōu)值FOM也由也從0.55 MW/cm2提升到了1.24 MW/cm2.本文還對ADSL進行了摻雜分區(qū),雙分區(qū)優(yōu)化后的擊穿電壓達(dá)到了938 V,三分區(qū)時為947 V.

[1]Yi B,Chen X B 2017IEEE Trans.Power Electron.32551

[2]Wei J,Luo X R,Shi X L,Tian R C,Zhang B,Li Z J 2014Proceedings of the 26th International Symposium on Power Semiconductor Devices&IC’sWaikoloa,Hawaii,June 15–19,2014 p127

[3]He Y D,Zhang G G,Zhang X 2014Proceedings of the 26th International Symposium on Power Semiconductor Devices&IC’sWaikoloa,Hawaii,June 15–19,2014 p171

[4]Duan B X,Zhang B,Li Z J 2007Chin.Phys.Lett.241342

[5]Duan B X,Cao Z,Yuan S,Yuan X N,Yang Y T 2014Acta Phys.Sin.63247301(in Chinese)[段寶興,曹震,袁嵩,袁小寧,楊銀堂2014物理學(xué)報63247301]

[6]Kamath A,Patil T,Adari R,Bhattacharya I,Ganguly S,Aldhaheri R W,Hussain M A,Saha D 2012IEEE Electron.Device Lett.331690

[7]Huang T D,Zhu X L,Wong K M,Lau K M 2012IEEE Electron.Device Lett.33212

[8]Zhou C H,Jiang Q M,Huang S,Chen K J 2012IEEE Electron.Device Lett.331132

[9]Lee J H,Yoo J K,Kang H S,Lee J H 2012IEEE Electron.Device Lett.331171

[10]Lee H S,Piedra D,Sun M,Gao X,Guo S,Palacios T 2012IEEE Electron.Device Lett.33982

[11]Hao Y,Zhang J F,Zhang J C 2013Nitride Wide Band Gap Semiconductor Material and Electronic Device(1st Ed.)(Beijing:Science Press)pp1–5(in Chinese)[郝躍,張金鳳,張進成2013氮化物寬禁帶半導(dǎo)體材料與電子器件(第一版)(北京:科學(xué)出版社)第1—5頁]

[12]Jha S,Jelenkovic E V,Pejovic M M,Ristic G S,Pejovic M,Tong K Y,Surya C,Bello I,Zhang W J 2009Microelectron.Eng.8637

[13]Arulkumaran S,Liu Z H,Ng G I,Cheong W C,Zeng R,Bu J,Wang H,Radhakrishnan K,Tan C L 2007Thin Solid Films5154517

[14]Appels J A,Vaes H M J 1979International Electron Devices MeetingWashington,D.C.,December 3–5,1979 p238

[15]Wei J,Luo X R,Ma D,Wu J F,Li Z J,Zhang B 2016Proceedings of the 28th International Symposium on Power Semiconductor Devices&IC’sPrague,Czech Republic,June 12–16,2016 p171

[16]Qiao M,Wang Y R,Zhou X,Jin F,Wang H H,Wang Z,Li Z J,Zhang B 2015IEEE Electron.Device Lett.622933

[17]Duan B X,Cao Z,Yuan X N,Yuan S,Yang Y T 2015IEEE Electron.Device Lett.3647

[18]Duan B X,Cao Z,Yuan S,Yang Y T 2015IEEE Electron.Device Lett.361348

[19]Zhang W T,Qiao M,Wu L J,Ye K,Wang Z,Wang Z G,Luo X R,Zhang S,Su W,Zhang B,Li Z J 2013Proceedings of the 25th International Symposium on Power Semiconductor Devices&IC’sKanazawa,Japan,May 26–30,2013 p329

[20]Luo X R,Li Z J,Zhang B,Fu D P,Zhan Z,Chen K F,Hu S D,Zhang Z Y,Feng Z C,Yan B 2008IEEE Electron.Device Lett.291395

[21]ISE TCAD Manuals,release 10,Synopsys