□楊 軍 于人生 吳景國

一、引言

目前列車網(wǎng)絡(luò)控制系統(tǒng)TCMS(Train Control and Management System)開始采用以太網(wǎng)作為車輛總線，系統(tǒng)中主控單元MPU(Main Processing Unit)通過以太網(wǎng)與外部設(shè)備進(jìn)行數(shù)據(jù)交互。在控制系統(tǒng)中某些子設(shè)備采用HLDC(High-Level Data Link Control)通信協(xié)議,因此MPU和網(wǎng)絡(luò)子設(shè)備之間就需要一個協(xié)議轉(zhuǎn)換裝置即HDLC轉(zhuǎn)以太網(wǎng)網(wǎng)關(guān)。

多通道HDLC轉(zhuǎn)以太網(wǎng)通訊網(wǎng)關(guān)設(shè)備是TCMS的重要組成部分，負(fù)責(zé)將列車各個子設(shè)備HDLC通訊協(xié)議轉(zhuǎn)換成以太網(wǎng)通信協(xié)議，通過背板集成的以太網(wǎng)與主控制單元MPU進(jìn)行數(shù)據(jù)交換，從而達(dá)到MPU控制監(jiān)控TCMS中的相關(guān)HDLC協(xié)議的子設(shè)備，其在降低成本的同時還減少設(shè)備走線，從而提高了整個網(wǎng)絡(luò)控制系統(tǒng)的通信效率與穩(wěn)定性，提高列車安全運(yùn)行的可靠性，對列車安全運(yùn)行有著舉足輕重的作用。

二、HDLC轉(zhuǎn)以太網(wǎng)網(wǎng)關(guān)相關(guān)芯片及功能特點(diǎn)

(一)HDLC協(xié)議芯片Z8523L的特點(diǎn)。一是增強(qiáng)的串行通信控制器(ESCC)可以支持多種通道和多種協(xié)議，具有8/16位可以尋址非復(fù)用地址/數(shù)據(jù)總線接口。二是ESCC可配置成滿足各種串行通信應(yīng)用。片上功能包括波特率發(fā)生器、數(shù)字PLL和晶體振蕩器，以減少外接邏輯。三是ESCC能夠處理異步格式，同步字節(jié)取向協(xié)議和同步位取向協(xié)議。ESCC能夠在任何同步模式下產(chǎn)生和檢查CRC編碼并可編程，以便在各種模式下檢查數(shù)據(jù)完整性。四是Z8523L具有更深的FIFO，減少了用于每個通道的軟件開銷，這樣就允許每個系統(tǒng)有更多通道、更快速的數(shù)據(jù)傳輸速率以及更多CPU帶寬，并降低整體CPU成本。

(二)以太網(wǎng)協(xié)議芯片W5500的特點(diǎn)。

1.結(jié)構(gòu)方面。內(nèi)部由TCP/IP協(xié)議棧+MAC+PHY構(gòu)成，擁有非常完善的官方應(yīng)用庫，極大縮短開發(fā)周期，可以完美實現(xiàn)以太網(wǎng)接入要求。

2.PHY芯片方面。10M/100M BASE-T自適應(yīng)芯片讓W(xué)5500表現(xiàn)更為出色。

3.接口方面。W5500采用新的高效SPI協(xié)議支持80MHz速率。

4.緩存方面。W5500內(nèi)置32KB收發(fā)緩存，用戶可以同時使用8個硬件Socket獨(dú)立通信，且各個Socket之間互不影響。

(三)STM32F407處理器基本特點(diǎn)。主控芯片CPU選用ST公司的STM32F407，處理器采用Cotex-M4核心，主頻200MHz，具有以太網(wǎng)、FSMC、SPI、CAN、USART、IIC、USB等多種并行和串行總線接口，滿足可擴(kuò)展性的應(yīng)用需求。

三、HDLC-以太網(wǎng)網(wǎng)關(guān)的設(shè)計

(一)硬件設(shè)計。硬件電路包括CPU處理器STM32F407、HDLC驅(qū)動電路和以太網(wǎng)驅(qū)動電路等電路組成，CPU通過SPI總線驅(qū)動以太網(wǎng)，列車網(wǎng)絡(luò)控制系統(tǒng)主控單元MPU通過以太網(wǎng)總線與板卡進(jìn)行通信數(shù)據(jù)交互，CPU處理器通過FSMC總線驅(qū)動HDLC總線，從而與外部設(shè)備進(jìn)行數(shù)據(jù)交互。

HDLC驅(qū)動電路說明如下：處理器CPU的FSMC硬件接口(數(shù)據(jù)線，控制線)與HDLC協(xié)議芯片Z8523L進(jìn)行連接，協(xié)議芯片中斷引腳與CPU的IO引腳中斷相連，當(dāng)外部設(shè)備有HDLC數(shù)據(jù)給到總線時，CPU就會產(chǎn)生中斷，從而接收來自總線的數(shù)據(jù)，協(xié)議芯片通道選擇引腳與CPU的IO引腳相連，進(jìn)行通道選擇。

HDLC接口電路中收發(fā)器ADM2687E的使能引腳與CPU的IO引腳進(jìn)行連接控制HDLC的數(shù)據(jù)接收與發(fā)送狀態(tài)，數(shù)據(jù)接收與發(fā)送引腳和協(xié)議芯片接收與發(fā)送引腳相連，與外部設(shè)備形成數(shù)據(jù)物理層的通路。

以太網(wǎng)驅(qū)動電路說明如下：處理器CPU的SPI硬件接口與以太網(wǎng)PHY芯片W5500進(jìn)行連接，CPU通過SPI接口配置和初始化PHY芯片，使其處于正常通信的狀態(tài)。PHY芯片通信模式引腳與CPU的IO相連，用于控制以太網(wǎng)通信的模式，此電路配置為全功能模式，10M與100M通信速率自適應(yīng)。

(二)軟件設(shè)計。本文僅對網(wǎng)關(guān)的主程序流程作簡介，程序上電進(jìn)行，進(jìn)行HDLC協(xié)議芯片的初始化并將總線置于接收狀態(tài)，同時檢測HDLC協(xié)議芯片是否正常工作。初始化以太網(wǎng)芯片，并通過SPI對W5500進(jìn)行配置。當(dāng)所有初始化完成后，程序?qū)崟r檢測中斷引腳的電平，當(dāng)有下降沿出現(xiàn)時，說明HDLC總線上有數(shù)據(jù)，此時進(jìn)入接收中斷函數(shù)。進(jìn)行判斷相應(yīng)的接收通道，并讀取協(xié)議芯片的接收狀態(tài)寄存器，進(jìn)行數(shù)據(jù)的讀取。

當(dāng)數(shù)據(jù)完成接收后，將HDLC通信置成發(fā)送狀態(tài)，通過判斷發(fā)送狀態(tài)寄存器的狀態(tài)，進(jìn)行數(shù)據(jù)填充，完成HDLC數(shù)據(jù)發(fā)送并將發(fā)送完成標(biāo)志位置1，最后進(jìn)行以太網(wǎng)數(shù)據(jù)的收發(fā)，此時完成一個通道的所有數(shù)據(jù)(HDLC和以太網(wǎng))的收發(fā)工作。

四、結(jié)語

本網(wǎng)關(guān)與東芝牽引(TCU)進(jìn)行了一致性測試，通過標(biāo)準(zhǔn)HDLC分析儀測試，結(jié)果證明網(wǎng)關(guān)通信可靠，本系統(tǒng)已經(jīng)通過了GB/T 25119-2010《軌道交通機(jī)車車輛電子裝置》的電磁兼容項目的試驗。最后該網(wǎng)關(guān)已經(jīng)應(yīng)用于基于HXD3C電力機(jī)車上，用于采集HDLC網(wǎng)絡(luò)系統(tǒng)的數(shù)據(jù)，并通過MPU將數(shù)據(jù)傳輸至地面服務(wù)器，地面綜合系統(tǒng)收到車內(nèi)數(shù)據(jù)。綜合所述，該網(wǎng)關(guān)為后續(xù)HDLC總線協(xié)議的機(jī)車數(shù)據(jù)監(jiān)控，提供了方案支持。