基于可編程門陣列的四極桿質(zhì)譜儀數(shù)字濾波器的設(shè)計(jì)與應(yīng)用

王寧　黃澤建　劉梅英　楚士穎　戴新華　方向　江游　田地

摘 要 引入數(shù)字濾波器是提高四極桿質(zhì)譜儀信噪比的一種有效方法。針對(duì)小型四極桿質(zhì)譜儀控制系統(tǒng)數(shù)據(jù)處理能力不足的問(wèn)題， 本研究提出了基于FPGA芯片的數(shù)字濾波器解決方案。使用FPGA程序替代通用處理器程序進(jìn)行數(shù)字濾波運(yùn)算， 提高了儀器控制系統(tǒng)數(shù)據(jù)處理能力， 實(shí)現(xiàn)了高階數(shù)字濾波。在本團(tuán)隊(duì)研制的小型四極桿質(zhì)譜儀中， 使用本方案實(shí)現(xiàn)130階數(shù)字濾波， 測(cè)試全氟三丁胺標(biāo)準(zhǔn)樣品的高頻噪聲衰減-50 dB以上， 502 Th質(zhì)譜峰信噪比提升95%， 系統(tǒng)功耗僅增加190 mW， 約占系統(tǒng)總功耗的1.7%， 同時(shí)解決了通用處理器執(zhí)行數(shù)字濾波容易丟失數(shù)據(jù)的問(wèn)題， 為其它低功耗控制系統(tǒng)完成高性能數(shù)據(jù)處理提供了設(shè)計(jì)參考。

關(guān)鍵詞 數(shù)字濾波器; 現(xiàn)場(chǎng)可編程門陣列; 四極桿質(zhì)譜儀; 小型化; 信噪比

1 引 言

隨著危險(xiǎn)化學(xué)品與密閉環(huán)境現(xiàn)場(chǎng)實(shí)時(shí)監(jiān)測(cè)等工作需求日益增加[1～4]， 儀器的小型化成為四極桿質(zhì)譜儀發(fā)展的一個(gè)重要趨勢(shì)[5～7]。儀器小型化要求體積和功耗減小， 但性能與功能的設(shè)計(jì)需求并不會(huì)降低， 因此， 對(duì)控制系統(tǒng)的數(shù)據(jù)處理能力提出了較高的要求。數(shù)字濾波器是一種能有效提高質(zhì)譜信號(hào)信噪比（Signal-to-noise， SNR）的數(shù)據(jù)處理技術(shù)， 常見(jiàn)的數(shù)字濾波算法主要有小波分解法、匹配濾波法、高斯二階導(dǎo)數(shù)法和Savitzky-Golay濾波法等[8～11]， 其性能依賴于控制系統(tǒng)的運(yùn)算能力。商業(yè)質(zhì)譜儀器， 如美國(guó)Thermo公司的DSQ、TSQ系列四極桿質(zhì)譜儀、Agilent公司的597x和7000系列四極桿質(zhì)譜儀等， 都是基于專門的數(shù)字信號(hào)處理芯片或高性能單片機(jī)完成運(yùn)算[12]， 能將復(fù)雜的數(shù)字?jǐn)?shù)據(jù)處理算法通過(guò)編程高效實(shí)現(xiàn)。但是， 受到通用核心串行指令執(zhí)行方式的影響， 濾波運(yùn)算會(huì)占用較多的運(yùn)算資源， 長(zhǎng)時(shí)間中斷進(jìn)程容易造成系統(tǒng)響應(yīng)緩慢， 因此， 這種方式的流暢運(yùn)行依賴于系統(tǒng)配置的高性能核心， 功耗難以降低， 系統(tǒng)結(jié)構(gòu)也難以精簡(jiǎn)。由通用中央處理器（Central processing unit， CPU）和可編程門陣列（Field programmable gate array， FPGA）組建的控制系統(tǒng)兼?zhèn)渫ㄓ眯?、擴(kuò)展性與小型化等特點(diǎn)[13～15]， 由低功耗CPU進(jìn)行數(shù)據(jù)處理運(yùn)算， FPGA提供硬件電路時(shí)序控制。但是， 低功耗CPU的串行計(jì)算模式與計(jì)算能力難以滿足數(shù)字濾波器中大量乘法運(yùn)算需求， 數(shù)據(jù)處理時(shí)會(huì)出現(xiàn)數(shù)據(jù)丟失的問(wèn)題， 阻礙了質(zhì)譜數(shù)據(jù)的高速獲取與應(yīng)用。

根據(jù)上述問(wèn)題， 本研究提出一種基于FPGA的數(shù)字濾波器解決方案， 以通用CPU+FPGA為控制系統(tǒng)架構(gòu)， 在有限的CPU運(yùn)算能力下， 通過(guò)FPGA芯片實(shí)現(xiàn)低功耗數(shù)字濾波運(yùn)算， 合理分配系統(tǒng)運(yùn)算資源， 減小CPU的運(yùn)算壓力， 提高了系統(tǒng)數(shù)據(jù)處理能力， 在實(shí)際應(yīng)用中取得了滿意的效果。

2 實(shí)驗(yàn)部分

2.1 小型四極桿質(zhì)譜儀整機(jī)結(jié)構(gòu)

本研究組研制的四極桿質(zhì)譜儀器結(jié)構(gòu)如圖1所示[16]。儀器機(jī)械部件主要包括真空腔體、電子轟擊電離源、四極桿質(zhì)量分析器、進(jìn)樣裝置和機(jī)械泵等部分， 控制系統(tǒng)主要包括小信號(hào)采集轉(zhuǎn)換電路、CPU主板、FPGA板和顯示設(shè)備等。樣品通過(guò)進(jìn)樣裝置進(jìn)入離子源， 產(chǎn)生的離子通過(guò)質(zhì)量分析裝置形成電信號(hào)， 由靜電計(jì)放大器與模擬/數(shù)字（Analog/Digital， A轉(zhuǎn)換電路轉(zhuǎn)換成質(zhì)譜數(shù)字信號(hào)， 在控制系統(tǒng)的FPGA芯片內(nèi)對(duì)質(zhì)譜數(shù)字信號(hào)進(jìn)行快速數(shù)字濾波運(yùn)算， 結(jié)果數(shù)據(jù)通過(guò)PC104總線傳輸?shù)紺PU， 進(jìn)行譜圖解析與顯示等操作。

2.2 基于FPGA的數(shù)字濾波器設(shè)計(jì)

實(shí)現(xiàn)數(shù)字濾波器的FPGA芯片及其控制單元系統(tǒng)結(jié)構(gòu)框圖如圖2A所示。該芯片采用Intel公司Cyclone IV系列EP4CE30， 具有豐富的邏輯單元、數(shù)字乘法器和雙端口隨機(jī)存儲(chǔ)器等資源。使用Matlab r2017b（美國(guó)MathWorks公司）及Quartus Prime 16.0（美國(guó)Intel 公司）等軟件聯(lián)合設(shè)計(jì)， 實(shí)現(xiàn)數(shù)字濾波器。

CPU（Vortex86DX 32-bit處理器/主頻800 MHz）與FPGA通過(guò)PC104總線進(jìn)行控制信號(hào)和數(shù)據(jù)的傳輸， FPGA中控制模塊負(fù)責(zé)解析CPU控制指令， 產(chǎn)生同步轉(zhuǎn)換脈沖（PCNVST）啟動(dòng)模擬/數(shù)字轉(zhuǎn)換芯片AD7663（美國(guó)Analog Device公司）采集， 將質(zhì)譜模擬電壓信號(hào)轉(zhuǎn)換為16-bit數(shù)字信號(hào); 16-bit串行數(shù)據(jù)DATA及其同步數(shù)據(jù)時(shí)鐘DCLK同時(shí)進(jìn)入FPGA， 由FPGA串并轉(zhuǎn)換程序模塊轉(zhuǎn)換為16-bit并行數(shù)字信號(hào)， 輸出給數(shù)字濾波器模塊運(yùn)算并返回CPU系統(tǒng)?；赩erilog HDL硬件描述語(yǔ)言設(shè)計(jì)的程序流程圖如圖2B所示。

數(shù)字濾波器根據(jù)其單位沖激響應(yīng)可分為有限長(zhǎng)單位沖激響應(yīng)（Finite impulse response， FIR）和無(wú)限長(zhǎng)單位沖激響應(yīng)（Infinite impulse response， IIR）兩種形式。相比于IIR， FIR形式具有嚴(yán)格線性相位， 信號(hào)內(nèi)不同頻率成分間仍保持原始相位差， 只改變信號(hào)波形幅值， 質(zhì)譜信號(hào)失真較小。FIR數(shù)字濾波算法結(jié)構(gòu)如圖3所示， 圖中Z-1為離散系統(tǒng)單位延遲， 此處等于模擬/數(shù)字轉(zhuǎn)換器采樣周期; Cn為濾波器系數(shù)矩陣中第n個(gè)系數(shù)。原始數(shù)據(jù)經(jīng)過(guò)k級(jí)延遲后， 與Ck-1相乘， 再與數(shù)據(jù)流中Dk-1相加， 形成Dk。若n為濾波器階數(shù)， 經(jīng)過(guò)n+1級(jí)延遲后， 輸出Dn+1即為運(yùn)算結(jié)果。系統(tǒng)運(yùn)行時(shí)， 連續(xù)采集數(shù)據(jù)， 單次運(yùn)算在單位延遲內(nèi)完成， 數(shù)據(jù)流整體經(jīng)過(guò)n+1級(jí)延遲后進(jìn)入控制系統(tǒng)。以采樣周期為間隔， 濾波結(jié)果連續(xù)產(chǎn)生并返回， 與CPU建立完整的數(shù)據(jù)流通道。

2.3 數(shù)字濾波器參數(shù)設(shè)計(jì)

數(shù)據(jù)流延遲時(shí)間tD和采樣周期Ts及濾波器階數(shù)n有如下關(guān)系：

t_D=T_s×（n-1）（1）

系統(tǒng)設(shè)置AD7663采樣速率為200 kSPS， 采樣周期Ts=5 μs。根據(jù)Nyquist定理， 系統(tǒng)帶寬為100 kHz。使用MATLAB設(shè)計(jì)基于Hamming窗函數(shù)的FIR濾波器， 截止頻率配置范圍為0～100 kHz; 濾波器階數(shù)配置范圍為1～200階。質(zhì)譜信號(hào)主要包含低頻成分， 采用低通濾波器濾除噪聲效果較好。以截止頻率2 kHz， 階數(shù)分別為40和130階為例， 分別繪制濾波器頻率響應(yīng)曲線（圖4）。理論阻帶最小衰減分別達(dá)到-45和-55dB

3 結(jié)果與討論

3.1 質(zhì)譜數(shù)據(jù)采集與分析

本系統(tǒng)質(zhì)量掃描范圍為350～550 Th， 掃描速度為400 amu/s， 全氟三丁胺（美國(guó)Sigma-Aldrich公司）的蒸氣通過(guò)流量閥進(jìn)入電子電離源， 采集得到儀器基線和標(biāo)準(zhǔn)樣品質(zhì)譜圖。使用MATLAB分析信號(hào)頻率特性及統(tǒng)計(jì)參數(shù)， 儀器基線和標(biāo)準(zhǔn)樣品質(zhì)譜圖及頻譜圖如圖5所示。干擾噪聲主要由系統(tǒng)及環(huán)境噪聲和A/D轉(zhuǎn)換產(chǎn)生的量化噪聲等隨機(jī)噪聲組成， A/D轉(zhuǎn)換前， 系統(tǒng)硬件設(shè)計(jì)有截止頻率10 kHz的Butterworth低通濾波器濾除部分系統(tǒng)及環(huán)境噪聲。對(duì)比圖5B和圖5D， 儀器基線和標(biāo)準(zhǔn)樣品信號(hào)相同頻率處出現(xiàn)強(qiáng)度較高的噪聲成分， 在模擬濾波器后， 幾種噪聲成分仍然存在， 進(jìn)入控制系統(tǒng)， 將對(duì)質(zhì)譜信號(hào)產(chǎn)生干擾。由圖5C可見(jiàn)， 502 Th質(zhì)譜峰受到噪聲影響， 譜峰抖動(dòng)明顯， 半峰寬等譜峰特征難以識(shí)別。

3.2 數(shù)字濾波結(jié)果與討論

自行研制的質(zhì)譜儀的CPU軟件濾波是基于Hamming窗設(shè)計(jì)的16階低通濾波器， 使用FPGA設(shè)計(jì)， 實(shí)現(xiàn)相同結(jié)構(gòu)的數(shù)字濾波器， 同時(shí)提高階數(shù)?；€信號(hào)濾波前后譜圖如圖6所示。信號(hào)峰峰值（Peak-peak value， Vpp）和標(biāo)準(zhǔn)差（σ）明顯減小， 主要噪聲頻率成分得到顯著抑制， 且濾波器階數(shù)越高， 抑制效果越強(qiáng)。與濾波前基線Vpp=7.324 mV和σ=0.9929 mV相比， 濾波器階數(shù)分別為16、40和130階時(shí)， Vpp分別降低20.80%、26.95%和35.02%， σ分別降低34.59%、42.92%和52.80%。根據(jù)標(biāo)準(zhǔn)樣品質(zhì)譜圖的頻譜， 統(tǒng)計(jì)主要噪聲衰減量如表1所示。1.5 kHz位于濾波器通帶內(nèi)， 衰減較小， 使用FPGA 40階濾波時(shí)， 38.07和54.00 kHz處噪聲分別衰減-52.21和-61.04dB; 使用FPGA 130階濾波時(shí)， 分別衰減-59.76和-69.26 dB， 均接近理論衰減指標(biāo)。

在無(wú)濾波、使用系統(tǒng)軟件及FPGA濾波502 Th條件下， 譜峰形狀及信噪比如圖7所示。隨著濾波器階數(shù)提高， 譜峰抖動(dòng)逐漸減少， 濾波后系統(tǒng)軟件識(shí)別譜峰半峰寬為0.5 amu， 且譜峰信噪比明顯提升。在130階附近達(dá)到信噪比頂峰， 130階以上時(shí)， 譜峰形狀與信噪比無(wú)明顯改善。

對(duì)于本研究設(shè)計(jì)的40階和130階濾波器， 目標(biāo)頻率理論衰減量與衰減量誤差如表2所示， 對(duì)應(yīng)頻率點(diǎn)實(shí)際衰減量與理論衰減量均存在一定誤差。由于濾波器系數(shù)是使用MATLAB軟件設(shè)計(jì)生成的雙精度浮點(diǎn)數(shù)， 而 EP4CE30僅支持整型數(shù)的數(shù)字濾波， 因此需要將系數(shù)量化， 且量化位數(shù)決定了系數(shù)加載精度。由于浮點(diǎn)數(shù)量化為二進(jìn)制數(shù)， 必然會(huì)引入誤差， 從而導(dǎo)致濾波器的實(shí)際頻響曲線與理論曲線相比存在畸變， 因此， 理論與實(shí)際衰減倍數(shù)存在一定誤差。其中， 38.07 kHz在130階濾波器的頻率響應(yīng)曲線中位于波谷處， 附近曲線變化率較大， 相同頻率誤差在此處會(huì)造成更大的衰減量變化， 因此， 使用130階濾波器時(shí)， 38.07 kHz處衰減量誤差比其余情況下更大。通過(guò)提高濾波器系數(shù)量化位數(shù)可以提高實(shí)際頻率響應(yīng)曲線與理論曲線的匹配程度， 進(jìn)而縮小理論與實(shí)際濾波效果之間的誤差。但是， 提高量化位數(shù)也會(huì)相應(yīng)增加系統(tǒng)運(yùn)算資源的消耗， 因此， 實(shí)際設(shè)計(jì)過(guò)程中， 應(yīng)根據(jù)系統(tǒng)資源與性能需求進(jìn)行權(quán)衡。

由系統(tǒng)軟件運(yùn)行的40階和130階濾波器延遲時(shí)間分別為60～70 ms和120～130 ms， 軟件濾波延遲為非線性增加， 具體情況與軟件及操作系統(tǒng)的中斷運(yùn)行機(jī)制和子程序調(diào)用有關(guān)， 在此處不做詳細(xì)討論。本研究設(shè)計(jì)的數(shù)字濾波器延遲時(shí)間與系統(tǒng)時(shí)鐘頻率和濾波器階數(shù)有關(guān)， 在系統(tǒng)時(shí)鐘頻率固定的情況下， 延遲時(shí)間與濾波器階數(shù)成正相關(guān)。40階和130階濾波器理論延遲分別為200和650 μs， 遠(yuǎn)小于系統(tǒng)軟件濾波時(shí)間。并且， 由于FPGA采用時(shí)序邏輯輸出， 邏輯電平建立時(shí)間為ns級(jí)別， 因此對(duì)實(shí)際延遲時(shí)間造成的誤差很小。根據(jù)本研究中數(shù)字濾波器的結(jié)構(gòu)， 延遲時(shí)間內(nèi)質(zhì)譜數(shù)據(jù)未完成濾波運(yùn)算， 期間的輸出結(jié)果表現(xiàn)為從0逐漸增加至真實(shí)值， 此過(guò)程所需時(shí)間恰等于延遲時(shí)間。為正確獲取譜圖數(shù)據(jù)， 應(yīng)剔除延遲時(shí)間內(nèi)的無(wú)效數(shù)據(jù)， 消除由延遲引起的譜圖整體偏移。

通過(guò)實(shí)際測(cè)試， 根據(jù)本研究方法改進(jìn)控制系統(tǒng)， 使用FPGA實(shí)現(xiàn)130階濾波器， FPGA邏輯單元增加434個(gè)， 約占資源總量的1.5%。濾波前， 系統(tǒng)功耗為11.79 W; 開(kāi)啟濾波后， 系統(tǒng)功耗為11.98 W， 僅增加約190 mW， 約占控制系統(tǒng)功耗的1.7%， 且系統(tǒng)連續(xù)穩(wěn)定運(yùn)行1000 h以上。

4 結(jié) 論

設(shè)計(jì)了一種基于FPGA的FIR數(shù)字濾波器， 應(yīng)用于四極桿質(zhì)譜儀， 相比CPU軟件濾波方式， 以較少的系統(tǒng)資源實(shí)現(xiàn)運(yùn)算性能大幅提升， 并且實(shí)現(xiàn)了100階以上的濾波， 顯著提高了譜峰信噪比， 同時(shí)滿足小型儀器控制系統(tǒng)的性能及指標(biāo)要求， 有利于推動(dòng)四極桿質(zhì)譜儀小型化進(jìn)程。

References

1 Li L F， Chen T C， Ren Y， Hendricks P I， Cooks R G， Ouyang Z. Anal. Chem.， 2014， 86（6）： 2909-2916

2 Peris-Díaz M D， Sentandreu M A， Sentandreu E. Anal. Bioanal. Chem.，? 2018，? 410（7）： 1-10

3 Zhang X T， Hou H W， Chen H， Liu Y， Wang A， Hu Q Y. Biomed. Chromatogr.，? 2018，? 32（9）： e4181

4 Gethings L A， Richardson K， Wildgoose J， Lennon S， Jarvis S， Bevan C L， Vissers J P C， Langridge J I. Rapid Commun. Mass Spectrom.，? 2017，? 31（10）： 1599-1606

5 HUANG Ze-Jian， LIU Guang-Cai， JIANG You， LIU Mei-Ying， PIAO Yi-Qing， GONG Xiao-Yun， ZHAI Rui， XIE Jie， DAI Xin-Hua， FANG Xiang. Chinese J. Anal. Chem.，? 2019，? 47（7）： 985-991

黃澤建， 劉廣才， 江 游， 劉梅英， 樸怡情， 龔曉云， 翟 睿， 謝 潔， 戴新華， 方 向. 分析化學(xué)， 2019，? 47（7）： 985-991

6 FU Qing， YOU Xiao-Ming， JIN Jie. Journal of Chinese Mass Spectrometry Society，? 2019，? 40（3）： 259-267

富 慶， 尤曉明， 金 潔. 質(zhì)譜學(xué)報(bào)， 2019，? 40（3）： 259-267

7 YANG Xian-Wei， PAN Li-Qing， WANG Jin-Dong， LUO Zhi-Hui， TAN Chao， ZHAO Hua. Journal of Chinese Mass Spectrometry Society，? 2016，? 37（3）： 247-254

楊先衛(wèi)， 潘禮慶， 王勁東， 羅志會(huì)， 譚 超， 趙 華.? 質(zhì)譜學(xué)報(bào)，? 2016，? 37（3）： 247-254

8 Penedo S R M， Netto M L， Justo J F. Eurasip J. Adv. Signal Process.，? 2019，? （1）： 33

9 ZHANG Xing-Xing， LU Ji-Cheng， LI Xia-Yu， YU Jun. Microelectronics，? 2018，? 48： 429-432

張幸幸， 陸繼承， 李夏禹， 俞 軍. 微電子學(xué)，? 2018，? 48： 429-432

10 Fredriksson M， Petersson P， Jrntén-Karlsson M， Axelsson B O， Bylund D. J. Chromatogr. A，? 2007，? 1172（2）： 135-150

11 Qi Y L， Li H L， Wills R H， Perez-Hurtado P， Yu X， Kilgour D P A， Barrow M P， Lin C， OConnor P B. J. Am. Soc. Mass Spectrom.，? 2013，? 24（6）： 828-834

12 Yang T. Proc. SPIE-Int. Soc. Opt. Eng.，? 2011，? 8001（2） ： 162

13 Gao Y H， Zhou J， Wang W， Wu B J. Appl. Mech. Mater.，? 2012，? 239-240： 901-904

14 JIANG You， WU Bao-Jun， RANG Yu， TIAN Di， FANG Xiang. Journal of Chinese Mass Spectrometry Society，? 2008，? 29（2）： 65-69

江 游， 吳保軍， 穰 瑜， 田 地， 方 向.? 質(zhì)譜學(xué)報(bào)，? 2008，? 29（2）： 65-69

15 Snyder D T， Pulliam C J， Ouyang Z， Cooks R G. Anal. Chem.，? 2016，? 88（1）： 2-29

16 LIU Guang-Cai， GONG Xiao-Yun， JIANG You， PIAO Yi-Qing， FANG Xiang， HUANG Ze-Jian， TIAN Di. Chinese J. Anal. Chem.，? 2019，? 47（5）： 686-694

劉廣才， 龔曉云， 江 游， 樸怡情， 方 向， 黃澤建， 田 地.? 分析化學(xué)，? 2019，? 47（5）： 686-694

Design and Application of Digital Filter for Quadrupole

Mass Spectrometer Based on Field Programmable Gate Array

WANG Ning1，2， HUANG Ze-Jian2， LIU Mei-Ying2， CHU Shi-Ying2， DAI Xin-Hua2，

FANG Xiang2， JIANG You*2， TIAN Di*1

1（College of Instrumentation & Electrical Engineering， Jilin University， Changchun 130061， China）

2（Mass Spectrometry Engineering Technology Research Center， Center for Advanced Measurement Science，

National Institute of Metrology， Beijing 100029， China）

Abstract Digital filtering is one of the most important methods to improve the signal-to-noise ratio of quadrupole mass spectrometer. Aiming at the insufficient data processing capacity of the control system in miniature quadrupole mass spectrometers， one solution of digital filtering which based on FPGA was proposed in this work. The FPGA program instead of the general processor program was used to perform digital filtering operations， which improved the data processing capability of the instrument control system and completed high-order digital filtering. In miniature quadrupole mass spectrometer developed by our team， the solution here was used to achieve 130-order digital filtering. The high frequency noise attenuation of the perfluorotributylamine standard sample was more than -50 dB. The power consumption was only increased about 190 mW， which accounted for about 1.7% of the total power consumption of the control system. Meanwhile， it solved the problem of easy data loss caused by general processors for digital filtering， and provided design reference for other low-power control systems to complete high-performance data processing.

Keywords Digital filter; Field programmable gate array; Quadrupole mass spectrometer; Miniature; Signal-to-noise ratio

（Received 13 December 2019; accepted 27 May 2020）

This work was supported by the National Key Research and Development Plan of China （Nos. 2018YFF0212503， 2011YQ090005）.

2019-12-13收稿; 2020-05-27接受

本文系國(guó)家重點(diǎn)研發(fā)計(jì)劃項(xiàng)目 （Nos. 2018YFF0212503， 2011YQ090005）資助

* E-mail： jiangyou@nim.ac.cn; tiandi@jlu.edu.cn