張醒兒，張 琪，曹建社，葉 強(qiáng)，麻惠洲，馬宇飛，杜垚垚，黃璽洋，魏書軍，岳軍會(huì)，隨艷峰,*

(1.中國(guó)科學(xué)院 高能物理研究所，北京 100049；2.中國(guó)科學(xué)院大學(xué)，北京 100049)

高能同步輻射光源(HEPS)是低發(fā)射度、高亮度的同步輻射光源，束流軌道穩(wěn)定性是其能否高質(zhì)量運(yùn)行的關(guān)鍵指標(biāo)，它直接影響光源性能以及實(shí)驗(yàn)線站同步光的質(zhì)量和穩(wěn)定性[1]。逐束團(tuán)束流位置測(cè)量(BPM)電子學(xué)可提供光源中每個(gè)束團(tuán)的位置信息，對(duì)保持束流軌道穩(wěn)定有重要作用。進(jìn)行逐束團(tuán)BPM需高速率、高帶寬的模數(shù)轉(zhuǎn)換器(ADC)，隨著集成電路的不斷發(fā)展，在儲(chǔ)存環(huán)上進(jìn)行逐束團(tuán)BPM成為可能。近年來(lái)，中國(guó)的SSRF、HLS Ⅱ以及BEPC Ⅱ，英國(guó)的Diamond Light，德國(guó)的TERAHERTZ，日本的J-PARC開(kāi)展了有關(guān)逐束團(tuán)系統(tǒng)的研究工作，這些研究成果為HEPS逐束團(tuán)電子學(xué)的研制奠定了基礎(chǔ)[2-12]。隨著HEPS項(xiàng)目的推進(jìn)，為滿足HEPS的設(shè)計(jì)需求，本工作擬研發(fā)一套逐束團(tuán)BPM電子學(xué)系統(tǒng)。

1 系統(tǒng)結(jié)構(gòu)

逐束團(tuán)BPM電子學(xué)系統(tǒng)結(jié)構(gòu)如圖1所示，模擬信號(hào)采集板卡對(duì)來(lái)自HEPS儲(chǔ)存環(huán)BPM探頭的高頻模擬信號(hào)進(jìn)行采樣，將BPM探頭輸出的4路模擬信號(hào)數(shù)字化，得到儲(chǔ)存環(huán)中每個(gè)束團(tuán)信號(hào)的4路幅度。其中，4路BPM信號(hào)的相位通過(guò)外置移相器進(jìn)行調(diào)節(jié)。模數(shù)轉(zhuǎn)換后信號(hào)從模擬信號(hào)采集板卡(AFE)經(jīng)高速接插件進(jìn)入數(shù)字信號(hào)處理板卡(DFE)，利用ZYNQ芯片對(duì)束團(tuán)幅度數(shù)據(jù)進(jìn)行處理，通過(guò)邏輯運(yùn)算得出每個(gè)束團(tuán)在水平方向和垂直方向上的位置。計(jì)算得到的位置數(shù)據(jù)通過(guò)以太網(wǎng)傳輸?shù)接?jì)算機(jī)端，供研究人員進(jìn)行物理分析。

圖1 逐束團(tuán)BPM電子學(xué)系統(tǒng)框圖Fig.1 System diagram of bunch-by-bunch BPM electronics

2 硬件設(shè)計(jì)

逐束團(tuán)BPM電子學(xué)的硬件由模擬信號(hào)采集板卡和數(shù)字信號(hào)處理板卡組成，兩塊板卡共同完成對(duì)束團(tuán)信號(hào)進(jìn)行采樣和處理的功能，硬件結(jié)構(gòu)如圖2所示。

2.1 模擬信號(hào)采集板卡

模擬信號(hào)采集板卡由ADC高速采樣模塊、高速時(shí)鐘扇出模塊和低噪聲電源模塊組成。

ADC高速采樣模塊對(duì)來(lái)自BPM探頭的A、B、C、D 4路模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。信號(hào)在該模塊中按順序經(jīng)過(guò)兩級(jí)巴倫、ADC芯片以及驅(qū)動(dòng)芯片。其中，兩級(jí)巴倫對(duì)模擬信號(hào)進(jìn)行單轉(zhuǎn)差分處理，增強(qiáng)了信號(hào)的抗干擾性，差分信號(hào)通過(guò)阻抗匹配電路以交流耦合的方式進(jìn)入ADC；ADC芯片對(duì)模擬信號(hào)進(jìn)行數(shù)字化，采樣率為500 MHz，有效位數(shù)為12 bit，帶寬為1 GHz。HEPS的主頻為166.6 MHz，對(duì)于1個(gè)束團(tuán)模擬信號(hào)，ADC芯片可將其轉(zhuǎn)換成3個(gè)12 bit的數(shù)字量，其中包含1個(gè)有效量和2個(gè)無(wú)效量，在信號(hào)處理中對(duì)有效量進(jìn)行保留，對(duì)無(wú)效量進(jìn)行剔除；驅(qū)動(dòng)芯片用于提高ADC芯片的輸出能力，確保信號(hào)通過(guò)高速接插件到達(dá)ZYNQ芯片時(shí)電平能被正確檢測(cè)，防止誤碼的產(chǎn)生。

圖2 逐束團(tuán)BPM電子學(xué)硬件結(jié)構(gòu)圖 Fig.2 Hardware diagram of bunch-by-bunch BPM electronics

高速時(shí)鐘扇出模塊為ADC提供500 MHz采樣時(shí)鐘，為ZYNQ芯片提供主工作時(shí)鐘。該模塊包含2路輸入端口，時(shí)鐘源可在板卡上的500 MHz晶振和外部輸入時(shí)鐘源之間進(jìn)行選擇。輸出端口有5路，可同時(shí)輸出同相位的500 MHz時(shí)鐘，其中4路給4片ADC芯片作同步采樣時(shí)鐘，另外1路給ZYNQ芯片作主工作時(shí)鐘。

低噪聲電源模塊包含兩級(jí)電源電路，為模擬信號(hào)采集板卡提供噪聲均方根值小于40 μV的電壓源，以滿足逐束團(tuán)電子學(xué)系統(tǒng)高精度采樣的需求。

模擬信號(hào)采集板卡可傳輸最高500 MHz的模擬信號(hào)，在進(jìn)行電路設(shè)計(jì)和印刷電路板(PCB)設(shè)計(jì)時(shí)，對(duì)模擬地和數(shù)字地進(jìn)行分割，采用單點(diǎn)共地的方式減小數(shù)字信號(hào)對(duì)模擬信號(hào)的串?dāng)_。將時(shí)鐘芯片和4片ADC芯片分別放置于板卡的正、反兩面，以減小時(shí)鐘模塊對(duì)各ADC通道的干擾。

2.2 數(shù)字信號(hào)處理板卡

數(shù)字信號(hào)處理板卡由主控模塊、存儲(chǔ)模塊、通信模塊和電源模塊組成。主控模塊包括主控芯片以及使其能正常工作的外圍電路，主控芯片采用Xilinx公司的ZYNQ 7100，它由FPGA(kintex7)和ARM(Cortex -A9)組成，能滿足逐束團(tuán)BPM系統(tǒng)高速信號(hào)處理和高速數(shù)據(jù)實(shí)時(shí)傳輸?shù)男枨?。為提高信?hào)傳輸?shù)臏?zhǔn)確性、減小FPGA內(nèi)部的布線難度，硬件設(shè)計(jì)時(shí)每路ADC數(shù)據(jù)信號(hào)單獨(dú)使用FPGA的1個(gè)bank，A、B、C、D 4路信號(hào)分別占用FPGA端的bank10、11、12和13。

存儲(chǔ)模塊包含DDR3 SDRAM(同步動(dòng)態(tài)隨機(jī)存取內(nèi)存)、Queued SPI Flash和SD卡3種存儲(chǔ)介質(zhì)。其中，DDR3 SDRAM在FPGA端和ARM端各有1 GB存儲(chǔ)空間，可存儲(chǔ)至少1萬(wàn)圈的束團(tuán)數(shù)據(jù)。DDR3的PCB拓?fù)浣Y(jié)構(gòu)采用fly-by結(jié)構(gòu)，它能以更高的速度提供更好的信號(hào)完整性，從而保證束團(tuán)數(shù)據(jù)存儲(chǔ)的穩(wěn)定；QSPI Flash和SD卡用來(lái)存儲(chǔ)系統(tǒng)固件程序和應(yīng)用軟件程序，逐束團(tuán)電子學(xué)的啟動(dòng)方式可選擇SD卡啟動(dòng)，也可選擇QSPI Flash啟動(dòng)。

通信模塊由JTAG接口、串口、SMA接口和以太網(wǎng)接口組成。其中，JTAG接口用于調(diào)試時(shí)加載和測(cè)試程序；串口用于打印系統(tǒng)的運(yùn)行狀態(tài)和當(dāng)前執(zhí)行的命令；SMA接口用于接收來(lái)自系統(tǒng)外部的同步觸發(fā)信號(hào)和HEPS機(jī)器保護(hù)信號(hào)；以太網(wǎng)接口用于在ZYNQ芯片和計(jì)算機(jī)之間傳輸數(shù)據(jù)和操作命令。

電源模塊為數(shù)字信號(hào)處理板卡上各芯片提供工作電源，需要的電壓幅度從高到低有3.3、2.5、2、1.8、1.5、1.2、1 V共7種。ZYNQ芯片的一部分工作電源不能和其他芯片共用，同時(shí)ZYNQ芯片啟動(dòng)時(shí)對(duì)上電順序有要求，這些加大了電源模塊的設(shè)計(jì)難度。為滿足各芯片不同的供電需求，設(shè)計(jì)時(shí)將電源模塊分成3級(jí)，并加入了上電順序控制芯片，使電源模塊具備上電順序可控、供電電壓可調(diào)和熱損耗小的特點(diǎn)，確保數(shù)字信號(hào)處理板卡能穩(wěn)定運(yùn)行。

3 軟件設(shè)計(jì)

逐束團(tuán)BPM系統(tǒng)軟件分為底層固件和頂層應(yīng)用軟件。底層固件程序的主要功能是配置硬件板卡上的各芯片，使其能正常運(yùn)行。頂層應(yīng)用軟件負(fù)責(zé)調(diào)用各底層模塊，使系統(tǒng)能完成逐束團(tuán)BPM的功能。

底層固件程序采用verilog硬件語(yǔ)言編寫，主要運(yùn)行于ZYNQ芯片的FPGA端。編寫固件程序時(shí)將代碼進(jìn)行了模塊化處理，把各功能模塊封裝成了獨(dú)立的IP core。系統(tǒng)中的主要自定義IP core有ADC IP，DDR3 bufer IP和 AXI4 stream interface IP。其中，ADC IP負(fù)責(zé)驅(qū)動(dòng)模擬信號(hào)采集板卡上的時(shí)鐘芯片和4路ADC芯片正常工作。IP內(nèi)部包含了配置芯片寄存器、定義接口和輸出采樣數(shù)據(jù)的邏輯代碼；DDR3 bufer IP用于配置數(shù)字信號(hào)處理板卡上的DDR3 SDRAM。DDR3 bufer IP包含了DDR3的初始化程序、讀寫時(shí)序控制程序和跨時(shí)鐘域數(shù)據(jù)處理程序；AXI4 stream interface IP將本地自定義的數(shù)據(jù)格式轉(zhuǎn)變?yōu)闃?biāo)準(zhǔn)的AXI4 流傳輸協(xié)議格式，該IP主要用于連接DDR3 bufer IP和標(biāo)準(zhǔn)DMA (direct memory access，直接內(nèi)存存取) IP。

頂層應(yīng)用軟件采用C語(yǔ)言編寫，運(yùn)行于ZYNQ芯片的ARM端。應(yīng)用軟件程序包括系統(tǒng)初始化程序、中斷配置程序、底層模塊調(diào)用程序、DMA傳輸程序、算法程序、SD卡讀寫程序和以太網(wǎng)傳輸程序等[13]。軟件算法采用差和比公式計(jì)算束團(tuán)在光源真空管道中的位置，差和比公式如式(1)所示，其中VA、VB、VC、VD分別表示ADC采樣到的BPM探頭信號(hào)幅度，Kx和Ky為BPM探頭的靈敏度系數(shù)[14]。

(1)

4 逐束團(tuán)BPM電子學(xué)測(cè)試

為對(duì)逐束團(tuán)BPM電子學(xué)系統(tǒng)評(píng)估，分別在實(shí)驗(yàn)室進(jìn)行ADC通道線性度測(cè)試、無(wú)雜散動(dòng)態(tài)范圍測(cè)試和逐束團(tuán)位置分辨率測(cè)試。

4.1 ADC通道線性度測(cè)試

測(cè)試使用的輸入信號(hào)為499.8 MHz正弦信號(hào)，ADC輸出數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼，ADC正常工作時(shí)輸出范圍為-2 048～2 048。通過(guò)調(diào)節(jié)輸入信號(hào)的電壓幅值來(lái)測(cè)量ADC線性工作范圍。測(cè)試結(jié)果如圖3所示，其中橫坐標(biāo)表示輸入測(cè)試信號(hào)的電壓峰峰值，縱坐標(biāo)表示ADC輸出量的絕對(duì)值。測(cè)試結(jié)果表明，輸入信號(hào)峰峰值小于1.8 V時(shí)，ADC能正常工作，在此范圍內(nèi)通道非線性度小于1%。

圖3 ADC通道線性度測(cè)試Fig.3 Linearity test of ADC channel

4.2 無(wú)雜散動(dòng)態(tài)范圍測(cè)試

為評(píng)估逐束團(tuán)BPM電子學(xué)硬件的噪聲水平，對(duì)ADC采樣得到的原始數(shù)據(jù)進(jìn)行FFT分析[15]。測(cè)試采用的輸入信號(hào)為500 MHz的點(diǎn)頻信號(hào)，采樣帶寬為1 GHz，采樣的測(cè)試點(diǎn)數(shù)為40萬(wàn)點(diǎn)，其FFT分析結(jié)果如圖4所示。測(cè)試表明，系統(tǒng)的無(wú)雜散動(dòng)態(tài)范圍約為60 dB。

圖4 ADC原始數(shù)據(jù)FFT分析Fig.4 FFT of ADC raw data

4.3 逐束團(tuán)位置分辨率測(cè)試

為對(duì)電子學(xué)系統(tǒng)的整體性能做出評(píng)估，在實(shí)驗(yàn)室進(jìn)行了位置分辨率測(cè)試。實(shí)驗(yàn)采用的模擬束流信號(hào)來(lái)自信號(hào)源產(chǎn)生的500 MHz正弦波。該信號(hào)經(jīng)功分器一分四后接入4個(gè)外置移相器，用移相器將4路信號(hào)的相位調(diào)節(jié)成一致，之后輸入給逐束團(tuán)電子學(xué)，此時(shí)4路模擬束流信號(hào)峰峰值為1 V。在該條件下，連續(xù)采樣了4百萬(wàn)個(gè)點(diǎn)頻數(shù)據(jù)，即模擬采樣了4百萬(wàn)個(gè)束團(tuán)數(shù)據(jù)。當(dāng)BPM的位置靈敏度系數(shù)取8.26 mm時(shí)，測(cè)得x和y方向上的位置分辨率分別為4.21 μm和4.08 μm。測(cè)試結(jié)果如圖5所示，圖中橫坐標(biāo)表示逐束團(tuán)BPM采樣的束團(tuán)點(diǎn)數(shù)，縱坐標(biāo)表示連續(xù)束團(tuán)的位置。

圖5 連續(xù)束團(tuán)在x、y方向上的位置分辨率測(cè)試Fig.5 Resolution test of continuous bunch on x and y directions

利用逐束團(tuán)BPM電子學(xué)對(duì)HEPS儲(chǔ)存環(huán)中的束團(tuán)進(jìn)行跟蹤觀察也是很重要的應(yīng)用，因此在實(shí)驗(yàn)室模擬了儲(chǔ)存環(huán)單束團(tuán)追蹤實(shí)驗(yàn)。模擬中對(duì)儲(chǔ)存環(huán)中的1個(gè)特定束團(tuán)做標(biāo)記，在圖5實(shí)驗(yàn)的基礎(chǔ)上，在算法中將標(biāo)記束團(tuán)的位置數(shù)據(jù)抽出，模擬此束團(tuán)連續(xù)經(jīng)過(guò)當(dāng)前BPM探頭10 000次的數(shù)據(jù)。在輸入信號(hào)頻率為500 MHz、峰峰值為1 V、位置靈敏度系數(shù)取8.26 mm時(shí)，測(cè)得標(biāo)記束團(tuán)在x和y方向上的位置分辨率分別為4.22 μm和4.12 μm。標(biāo)記束團(tuán)的位置變化如圖6所示，圖中橫坐標(biāo)表示模擬的標(biāo)記束團(tuán)經(jīng)過(guò)當(dāng)前電子學(xué)的次數(shù)，縱坐標(biāo)表示單束團(tuán)位置。

圖6 單束團(tuán)在x、y方向上的位置分辨率測(cè)試Fig.6 Resolution test of single bunch on x and y directions

5 結(jié)論

本文結(jié)合HEPS的特點(diǎn)和物理需求，設(shè)計(jì)了一套逐束團(tuán)BPM系統(tǒng)。電子學(xué)可達(dá)到對(duì)HEPS儲(chǔ)存環(huán)BPM信號(hào)進(jìn)行逐束團(tuán)采樣的水平，在實(shí)驗(yàn)室測(cè)試中的位置分辨率優(yōu)于10 μm，為HEPS日常運(yùn)行增加了一種逐束團(tuán)的束流監(jiān)測(cè)手段。本系統(tǒng)不僅可應(yīng)用于HEPS，也可用于其他需逐束團(tuán)BPM的加速器裝置。在此基礎(chǔ)上，下一步將開(kāi)展HEPS丟束診斷算法的研究。