李艷華，肖文光

(1. 安徽工商職業(yè)學(xué)院 應(yīng)用工程學(xué)院，安徽 合肥 231131；2. 中國(guó)電子科技集團(tuán)公司第三十八研究所，安徽 合肥 230088)

在大型相控陣?yán)走_(dá)中，波控單元承擔(dān)著控制計(jì)算機(jī)與T/R組件之間的控制碼傳輸、控制指令傳輸、工況信息傳輸?shù)娜蝿?wù).波控單元需要完成數(shù)據(jù)信息的硬件接口轉(zhuǎn)換、通信協(xié)議轉(zhuǎn)換等工作[1].由于T/R組件數(shù)量眾多，有的陣面甚至達(dá)到上萬(wàn)個(gè)，使得波控單元的數(shù)量以及單個(gè)波控單元控制T/R組件的數(shù)量都在顯著增加.因此，波控單元不但功能復(fù)雜，而且數(shù)量大、接口多，這給波控單元的測(cè)試帶來(lái)很大挑戰(zhàn).

波控單元的測(cè)試要求是快速高效、故障定位準(zhǔn)確、全面測(cè)試不遺漏.基于常規(guī)儀器儀表的測(cè)試方法只能對(duì)功耗、工作電壓等參數(shù)進(jìn)行測(cè)試，無(wú)法對(duì)控制碼傳輸功能進(jìn)行測(cè)試，所以設(shè)計(jì)一種專用測(cè)試臺(tái)是非常必要的.憑借著結(jié)構(gòu)緊湊、可靠性高、可擴(kuò)展性強(qiáng)、支持熱插拔等優(yōu)勢(shì)，CPCI總線[2-3]和VPX總線[4-5]已成為嵌入式集成測(cè)試領(lǐng)域最常用的總線.VPX總線是一種新興的高速串行總線，雖然傳輸帶寬和可擴(kuò)展性能都遠(yuǎn)遠(yuǎn)超過CPCI總線，但是在滿足同等設(shè)計(jì)條件下，CPCI總線在成本、成熟度、產(chǎn)品可獲得性等方面更具優(yōu)勢(shì).因此，本文以某相控陣?yán)走_(dá)波控單元為測(cè)試對(duì)象，選擇基于CPCI總線標(biāo)準(zhǔn)構(gòu)建硬件平臺(tái)，提出了一種基于CPCI總線的波控單元自動(dòng)測(cè)試設(shè)計(jì)方案.

1 CPCI總線特點(diǎn)

CPCI總線是由PICMG(PCI Industrial computer manufacturer’s Group)制定的一種開放工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)，其具體內(nèi)容在PICMG系列技術(shù)規(guī)范中作了詳細(xì)定義，這些技術(shù)規(guī)范見表1所列.

表1 PICMG系列技術(shù)規(guī)范

在這些規(guī)范中，PICMG 2.0是CPCI總線的核心標(biāo)準(zhǔn)，其對(duì)6U板卡與背板連接的五個(gè)連接器(J1～J5)的引腳進(jìn)行了定義.其中，J1定義了32位的PCI總線信號(hào)，支持33 MHz或 66 MHz 兩種頻率；J2是J1功能的拓展，它將J1原來(lái)32位總線擴(kuò)展到64位總線；J3～J5由用戶自己定義.與 6U 板卡比較， 3U 板卡從硬件到功能都更加精簡(jiǎn)，只設(shè)計(jì)了J1和J2兩個(gè)連接器[6].

CPCI總線在工業(yè)領(lǐng)域獲得廣泛的應(yīng)用和普遍的認(rèn)可，具有如下幾個(gè)方面的優(yōu)點(diǎn).

(1)兼容標(biāo)準(zhǔn)PCI總線，二者具有相同的布局總線協(xié)議.

(2)高傳輸速度，一個(gè)32位33 MHz的CPCI總線的傳輸速度可達(dá)到132 MB/s，64位66 MHz時(shí)最高528 MB/s.

(3)具備歐卡規(guī)范，CPCI總線采用歐卡封裝標(biāo)準(zhǔn)，抗震和通風(fēng)性能明顯增強(qiáng)，更換和維修效率也因其支持前面板插拔得到極大改善.

(4)良好的擴(kuò)展性，CPCI總線理論上可擴(kuò)展256個(gè)總線設(shè)備，每個(gè)總線段最高支持8個(gè)插槽，是PCI總線的2倍.

(5)抗震性強(qiáng)，傳統(tǒng)的PCI板卡只能固定于一點(diǎn)，震動(dòng)時(shí)板卡和插槽的連接處容易接觸不良.而CPCI 板卡的頂部與周圍都有導(dǎo)軌固定支持，可以保證接觸良好.

(6)支持帶電熱插拔，由于CPCI板卡的插針長(zhǎng)短不一，其中地和電源插針的長(zhǎng)度最長(zhǎng)，保證了板卡安全的帶電插入與拔出.最短的插針是片選IDSEL、BDSEL，通過檢測(cè)這兩個(gè)信號(hào)，系統(tǒng)就可以判斷板卡處于插入過程還是拔出過程[7-8].

2 測(cè)試臺(tái)架構(gòu)設(shè)計(jì)

基于CPCI總線的波控單元自動(dòng)測(cè)試臺(tái)如圖1所示.波控單元為待測(cè)設(shè)備，其P1口與波控計(jì)算機(jī)連接，用于接收控制碼、時(shí)序和上報(bào)狀態(tài)信息；P2口與二次電源連接，給波控單元供電并監(jiān)測(cè)電源工作狀態(tài)；P3～P8口分別與5個(gè)T/R組件連接，用于發(fā)送控制碼、時(shí)序和上報(bào)組件狀態(tài)信息.

圖1 測(cè)試臺(tái)組成示意圖

在本設(shè)計(jì)中，波控單元自動(dòng)測(cè)試臺(tái)主要由符合CPCI 6U模塊標(biāo)準(zhǔn)的1個(gè)電源模塊、1個(gè)計(jì)算機(jī)模塊、6個(gè)接口板(包括后出板)和1個(gè)CPCI背板組成.電源模塊通過背板給其余模塊供電，電源種類包括+5 V、+3.3 V、+12 V和-12 V.計(jì)算機(jī)模塊負(fù)責(zé)專用測(cè)試軟件的運(yùn)行，完成參數(shù)設(shè)置、控制碼的生成和比對(duì)、產(chǎn)生錯(cuò)誤模擬指令和BIT測(cè)試指令、測(cè)試結(jié)果的顯示和保存等任務(wù).計(jì)算機(jī)模塊通過CPCI總線與各接口板通信，最大傳輸速率為528 MB/s.

接口板負(fù)責(zé)數(shù)據(jù)的轉(zhuǎn)發(fā)，并通過后出板與波控單元連接.接口板模擬T/R組件通過RS422串口與波控單元通信.6個(gè)接口板的硬件和軟件設(shè)計(jì)完全相同.

3 組成單元的詳細(xì)設(shè)計(jì)

3.1 電源模塊

電源模塊是通過背板給計(jì)算機(jī)模塊及其他接口板供電的.根據(jù)CPCI規(guī)范對(duì)電源的要求，電源模塊的標(biāo)準(zhǔn)輸出電壓包括+5 V、+3.3 V、+12 V和-12 V 4種.常用的輸入電壓有220 V交流和48 V直流兩種，輸出功率范圍為300 W至700 W，標(biāo)準(zhǔn)厚度為8 HP，4 HP厚度為非標(biāo)產(chǎn)品.本設(shè)計(jì)選用的電源模塊原理如圖2所示.

圖2 電源模塊原理圖

該電源模塊額定輸入電壓范圍為100～240 V AC，額定輸入頻率范圍為50～60 Hz，額定輸出功率為500 W.其中，Vo1額定輸出電壓為+5 V，額定電流為40 A；Vo2額定輸出電壓為+3.3 V，額定電流為50 A；Vo3額定輸出電壓為+12 V，額定電流為8 A；Vo4額定輸出電壓為-12 V，額定電流為3 A.電源模塊的輸入內(nèi)置保險(xiǎn)絲進(jìn)行過流保護(hù)，輸入濾波器、壓變電阻和浪涌電流限制器一起提供有效的抗瞬變電壓保護(hù)，可將浪涌電流的危害降到最低.電源輸出受INH#引腳的控制，該引腳支持TTL和CMOS邏輯電平.當(dāng)INH#為低電平，所有的輸出被禁止，該引腳通常連接到機(jī)箱電源開關(guān)[9].

此外，該電源模塊的設(shè)計(jì)還采取了輸入反極性保護(hù)、輸入欠壓關(guān)機(jī)、過載保護(hù)、熱保護(hù)等措施，確保安全可靠.

3.2 計(jì)算機(jī)模塊

計(jì)算機(jī)模塊是專用測(cè)試軟件運(yùn)行的硬件平臺(tái)，主要由中央處理器、存儲(chǔ)器、顯示控制器、音頻控制器、以太網(wǎng)控制器和通用串口組成.其中，中央處理器是計(jì)算機(jī)模塊的核心.目前，市場(chǎng)上用的較多的處理器是飛思卡爾的PowerPC處理器[10]和Intel的X86處理器.從早期的P5/P6架構(gòu)到現(xiàn)在的Core架構(gòu)，憑借卓越的性能和持續(xù)的創(chuàng)新，Intel始終保持業(yè)界領(lǐng)先地位[11].計(jì)算機(jī)模塊采用的是新一代6U雙槽CPCI單板計(jì)算機(jī)，搭載2.5 GHz雙核Intel處理器i7-3555LE、intel QM77芯片組及最高8 GB容量的雙通道64 bit DDR3L存儲(chǔ)器，支持板載安裝CF卡與SATA硬盤，模塊實(shí)物如圖3所示.計(jì)算機(jī)模塊前面板提供2個(gè)GbE接口、3個(gè)USB2.0接口和1個(gè)VGA顯示接口.J1連接器和J2連接器通過PCIE-PCI橋和CPU連接，PCIE-PCI橋?qū)?2 bit/64 bit、33 MHz/66 MHz PCI并行總線轉(zhuǎn)換成4X PCIE串行總線，減小了信號(hào)線的數(shù)量和布線難度.計(jì)算機(jī)模塊采用Intel 82574實(shí)現(xiàn)4個(gè)GbE接口的通信，2個(gè)GbE接口位于前面板，另外2個(gè)GbE接口與J3連接器相連以支持PICMG2.16背板協(xié)議.通過J3連接器引出的接口還有6個(gè)USB2.0接口、1個(gè)VGA接口、4個(gè)SATA接口、1個(gè)PS/2接口和2個(gè)RS-232串口.通過J4連接器引出的接口包括1個(gè)4X PCIE接口、1個(gè)音頻接口、1個(gè)DVI接口和3個(gè)TTL串口.通過J5連接器引出的接口包括1個(gè)4X PCIE接口、1個(gè)LVDS接口、1個(gè)SATA接口、5個(gè)GPIO接口和4個(gè)1X PCIE接口.軟件支持Windows XP、Windows7和Linux操作系統(tǒng).計(jì)算機(jī)模塊整板采用SMT設(shè)計(jì)，結(jié)構(gòu)緊湊，可靠性高，抗振性好，能勝任各種現(xiàn)場(chǎng)復(fù)雜處理工作.

圖3 計(jì)算機(jī)模塊

3.3 接口板

接口板與波控單元之間的測(cè)試信號(hào)包括RS422差分信號(hào)和模擬量?jī)煞N.除了RS422驅(qū)動(dòng)電路和AD轉(zhuǎn)換電路之外，接口板還配置了多種接口驅(qū)動(dòng)電路，以滿足通用性和擴(kuò)展性要求，接口板的設(shè)計(jì)原理如圖4所示.接口板采用6U結(jié)構(gòu)CPCI總線接口，主要由FPGA控制器、FLASH存儲(chǔ)器、通信接口電路、接口驅(qū)動(dòng)電路、A/D轉(zhuǎn)換電路、PCI接口電路、電壓調(diào)整電路及LED指示

圖4 接口板原理圖

電路組成.FPGA控制器為1片XC5VFX100T芯片，配置FLASH容量為256 MB.通信接口電路包括20路RS422發(fā)送接口電路、20路RS422接收接口電路和1路RS232串口電路.接口驅(qū)動(dòng)電路包括8路TTL驅(qū)動(dòng)電路、8路LVTTL驅(qū)動(dòng)電路、16路電平轉(zhuǎn)換電路和8路CMOS驅(qū)動(dòng)輸出電路.A/D轉(zhuǎn)換電路可同時(shí)檢測(cè)16路模擬量，采樣位寬為12 bit，模擬量值為0～5 V.PCI接口電路選用PIC9030芯片實(shí)現(xiàn)復(fù)雜CPCI協(xié)議的實(shí)現(xiàn)，簡(jiǎn)化了設(shè)計(jì).電源調(diào)整電路負(fù)責(zé)將+5 V輸入電壓轉(zhuǎn)換為+3.3 V、+2.5 V、+1.2 V和+1.0 V為接口板上其它電路供電，LED指示電路提供紅、綠兩色狀態(tài)指示.

4 測(cè)試流程

測(cè)試臺(tái)通過閉環(huán)收發(fā)完成波控單元的控制碼、時(shí)序和BIT功能測(cè)試，并通過數(shù)據(jù)比對(duì)自動(dòng)定位故障點(diǎn).具體測(cè)試過程包括正向測(cè)試和逆向測(cè)試兩種.

4.1 正向測(cè)試

正向測(cè)試的主要目的是完成控制碼和時(shí)序傳輸正確性的判斷，具體測(cè)試過程如下.

(1)打開專用測(cè)試軟件，加載控制碼配置文件，并對(duì)測(cè)試模式、時(shí)鐘頻率、重復(fù)頻率、數(shù)據(jù)格式、發(fā)射脈沖寬度、接收脈沖寬度等參數(shù)進(jìn)行設(shè)置.啟動(dòng)測(cè)試后，計(jì)算機(jī)模塊將控制碼和時(shí)序通過CPCI總線發(fā)送給接口板1.

(2)接口板1接收控制碼并產(chǎn)生TRT和TRR信號(hào)，通過RS422串口轉(zhuǎn)發(fā)給波控單元，傳輸速率為2.5 Mbps.

(3)波控單元對(duì)接收到的控制值進(jìn)行校驗(yàn)，對(duì)TRT和TRR的邏輯相關(guān)性、寬度等指標(biāo)進(jìn)行驗(yàn)證.若沒有錯(cuò)誤則按照T/R組件數(shù)據(jù)格式重新分包，并通過P3～P8口分別發(fā)送給接口板1～接口板6，傳輸速率仍為2.5 Mbps.若打碼值有錯(cuò)誤則記錄錯(cuò)誤標(biāo)志，時(shí)序錯(cuò)誤則強(qiáng)制轉(zhuǎn)換為正確的時(shí)序.

(4)接口板模擬T/R組件接收控制碼和控制時(shí)序，F(xiàn)PGA對(duì)控制時(shí)序進(jìn)行邏輯和寬度比對(duì)，比對(duì)結(jié)果和控制碼均通過CPCI總線發(fā)給計(jì)算機(jī)模塊.

(5)計(jì)算機(jī)模塊將接收到的控制碼與所發(fā)送控制碼進(jìn)行比對(duì)，比對(duì)結(jié)果在測(cè)試軟件上顯示并存檔，表2為雙通道T/R組件1的控制碼比較結(jié)果，共有30個(gè)T/R組件.

表2 控制碼比較結(jié)果

4.2 逆向測(cè)試

逆向測(cè)試目的是檢測(cè)波控單元的BIT功能.BIT功能是指波控單元上報(bào)T/R組件故障和自身狀態(tài)信息的能力.自身狀態(tài)信息包括數(shù)據(jù)校驗(yàn)錯(cuò)誤、時(shí)序邏輯錯(cuò)誤、脈沖過寬錯(cuò)誤和A/D檢測(cè)信息等[12-13].根據(jù)軟件設(shè)置，BIT測(cè)試既支持單項(xiàng)測(cè)試，也支持自動(dòng)遍歷測(cè)試.T/R組件故障模擬測(cè)試的具體過程如下.

(1)計(jì)算機(jī)模塊向各接口板發(fā)送T/R組件故障模擬指令0x03，然后等待接口板回饋數(shù)據(jù).

(2)接口板解析故障模擬指令，模擬全部T/R組件或部分T/R組件故障，即以RS422信號(hào)形式向波控單元發(fā)送5個(gè)STATE信號(hào)，高電平表示故障.

(3)波控單元接收30個(gè)STATE信號(hào)，并記錄錯(cuò)誤標(biāo)記，等待讀取.

(4)接口板1向波控單元發(fā)送讀數(shù)據(jù)時(shí)序，讀操作以讀使能信號(hào)RDEN下降沿開始，讀數(shù)據(jù)期間保持低電平，上升沿結(jié)束讀操作.波控單元根據(jù)讀操作時(shí)序發(fā)送回饋數(shù)據(jù)幀.

(5)接口板1接收數(shù)據(jù)幀并進(jìn)行校驗(yàn)，校驗(yàn)無(wú)誤則通過CPCI總線發(fā)送給計(jì)算機(jī)模塊，并在測(cè)試軟件上顯示和存檔.表3為BIT測(cè)試中主5 V、備5 V、組件故障、過脈寬錯(cuò)誤、數(shù)據(jù)校驗(yàn)錯(cuò)誤的顯示結(jié)果.

表3 BIT測(cè)試結(jié)果

5 性能分析

波控單元的測(cè)試內(nèi)容包括控制碼測(cè)試、布相時(shí)間測(cè)試、組件故障測(cè)試、時(shí)序邏輯測(cè)試、過脈寬測(cè)試、A/D檢測(cè)測(cè)試和數(shù)據(jù)校驗(yàn)測(cè)試等項(xiàng)目.T/R組件的控制碼長(zhǎng)度為48 bit，則30個(gè)T/R組件的控制碼長(zhǎng)度為1 440 bit.RS422的傳輸速率為5 Mbps，CPCI總線的傳輸速率按照100 Mbps計(jì)算，接口板、波控單元和計(jì)算機(jī)模塊處理數(shù)據(jù)的時(shí)間小于1 μs，這里忽略不計(jì).控制碼通過CPCI總線的傳輸時(shí)間約為3.6 μs，控制碼通過RS422串口的傳輸時(shí)間約為297.6 μs，所以控制碼測(cè)試的總時(shí)間約為301.2 μs.波控單元BIT測(cè)試的數(shù)據(jù)幀長(zhǎng)度為128 bit，BIT數(shù)據(jù)幀通過CPCI總線的傳輸時(shí)間小于1 μs，BIT數(shù)據(jù)幀通過RS422串口的傳輸時(shí)間約為25.6 μs，所以BIT測(cè)試的總時(shí)間約為26 μs.波控單元各功能項(xiàng)測(cè)試時(shí)間見表4所列.

表4 測(cè)試時(shí)間列表

自動(dòng)測(cè)試模式下，波控單元的測(cè)試時(shí)間為控制碼測(cè)試時(shí)間與BIT測(cè)試時(shí)間的和，約為326.8 us.因此，基于CPCI架構(gòu)的波控單元測(cè)試臺(tái)可在1 ms內(nèi)自動(dòng)完成波控單元的正向和逆向功能測(cè)試、故障判斷和顯示，功能測(cè)試覆蓋率達(dá)到100%，符合波控單元測(cè)試的設(shè)計(jì)要求

6 結(jié)語(yǔ)

基于CPCI總線的波控單元自動(dòng)測(cè)試臺(tái)已在實(shí)際項(xiàng)目中得到應(yīng)用，并在多個(gè)產(chǎn)品中得到借鑒使用.與基于常規(guī)儀器儀表的測(cè)試方法相比，該測(cè)試臺(tái)在測(cè)試效率、測(cè)試覆蓋率、通用性、可擴(kuò)展性等方面都具有明顯優(yōu)勢(shì)，不但滿足了波控單元電路輸入輸出信號(hào)的自動(dòng)控制和測(cè)試要求，而且開發(fā)的接口板可以滿足TTL、LVTTL、RS422、RS232、CMOS、A/D等多種接口信號(hào)的測(cè)試需求.該測(cè)試臺(tái)可根據(jù)測(cè)試電路需求對(duì)后出板接口形式進(jìn)行調(diào)整，非常適合雷達(dá)系統(tǒng)中不同單機(jī)或分系統(tǒng)的試驗(yàn)測(cè)試，便于設(shè)計(jì)師快速構(gòu)建適合自己項(xiàng)目的測(cè)試系統(tǒng).