胡敏明

摘要數字電路故障測試技術的發(fā)展，是同數字電路中的元件、結構和應用，尤其是數字計算機發(fā)展緊密聯系的。由于數字電路已經廣泛應用于各行各業(yè)，為保證其可靠運行，對于電路中故障的測試是一個必不可少的重要環(huán)節(jié)。介紹幾種典型的數字電路測試技術。

關鍵詞數字電路故障測試技術

中圖分類號：TN7文獻標識碼：A文章編號：1671—7597(2009)0410017—01

在數字電話中無論是元件還是電路和系統，由于制造工藝的限制、使用壽命以及工作條件等影響，故障的產生是不可避免的。處理故障有兩種基本的策略，均可用硬件和軟件結合起來實現。第一種策略是采用冗余技術，將故障的影響掩蓋起來。這種策略主要用于高可靠性的，而且在一段時間內既要保證連續(xù)運行，但又無法修理的地方，比如航天航空等一些要害部門。但是隨著故障的增多，最后故障的影響總不能全部掩蓋起來。另一種策略是及時測試，及時修理，這雖然經常需要停止系統的工作，甚至還要脫離整個系統，對用戶不甚方便，但在大多數情況下還是必要的，而且也是可能的。

一、數字電路故障測試技術的發(fā)展

早期的數字電路故障測試是依靠工程技術人員憑借自己的豐富經驗和理論知識，并借助一些常規(guī)的工具(如萬用表、示波器等)來完成的。這不僅對技術人員的素質有很高的要求，而且故障測試的速度慢，質量差。尤其是電路日趨復雜，這個矛盾就更加突出，這就迫使人們研究新的方法和技術來完成這項工作，而計算機的迅速發(fā)展，尤其是微型計算機的普及，為故障測試提供了物質基礎，使測試的自動化成為可能。

上世紀八十年代早期，人們提出用穩(wěn)態(tài)電流測試(Ibm Testing)的方法來檢測電路。經過近20年的研究和實踐，IDoo測試方法日趨成熟，逐漸成為工業(yè)界接受的一種測試方法。上世紀九十年代中期，人們又提出了瞬態(tài)電流測試(IDDT Testing)的概念，企圖通過觀察和分析電路在其內部狀態(tài)發(fā)生變化時所產生的瞬態(tài)電流，來發(fā)現某些不被其它測試方法所能發(fā)現的故障，從而提高產品的品質，以滿足日益增長的用戶需求。瞬態(tài)電流測試一般采用的方法包括：數字信號處理技術和對瞬態(tài)電流平均值的分析。目前瞬態(tài)電流測試的研究仍處于理論研究階段，還未在工業(yè)中運用。

二、數字電路電壓測試技術

多年來，數字電路測試的研究主要集中于對基于電壓測量的功能測試方法的研究。電壓測試技術主要是指通過觀察無故障電路和故障電路的原始輸出來檢測故障。它主要是針對固定型故障的，改進后的電壓測試方法也可以用于檢測延時故障。電壓測試的優(yōu)點是測試速度快，識別0、1邏輯電平的精度要求不高?；陔妷簻y量的邏輯值測試方法在理論方面的研究已經很成熟，并且已經在工業(yè)界得到了廣泛應用。

1966年，Roth提出了著名的D算法，并從理論上證明了D算法的正確性。此后，國際上又先后提出了基于布爾代數的布爾差分算法、基于九值邏輯運算的九值算法、面向通路判定的PODEM算法以及面向扇出的FAN算法。我國學者魏道政教授提出的多扇出分支計算的主通路敏化方法以及圖論法在實際應用中也體現出了較大的優(yōu)越性。國防科技大學曾芷德教授提出的G—F=值算法，簡化了測試產生算法的程序實現，提高了算法的效率。中科院閔應驊教授提出的“布爾過程論”的研究和應用也為電路測試理論的發(fā)展提出了新的思路。這些理論的研究使得邏輯值測試方法的理論研究不斷完善，實踐結果也更加令人滿意。但是，由于生產過程中所導致的電路缺陷多種多樣，基于電壓測量的邏輯測試往往不能充分有效的檢測所有的故障。對于某些類型的故障，如橋接故障、延時故障等，一些傳統的基于邏輯值的測試方法就顯得無能為力了。

三、數字電路穩(wěn)態(tài)電流測試技術

IDDQ是IEEE定義的MOS電路穩(wěn)態(tài)電源的電流符號。在cMOs Ic處于穩(wěn)態(tài)條件下，通過測量VDD電源電流進行IDD。測試。CMOS門電路由NMOS下拉網絡和其互補的PMOS上拉網絡組成。在無故障的情況下，對任意給定的輸入，連接到VDD或GND節(jié)點的輸出節(jié)點只有一部分是導通的。因此，無故障電路穩(wěn)態(tài)電流是非常小的，其電流僅包括結漏電流(hA級)。如果存在故障或物理缺陷，穩(wěn)態(tài)電流將升高幾個數量級。因此，測試穩(wěn)態(tài)電源電流(IDQQ)可檢測電路是否存在故障。

IDQQ測試可用于功能測試，測試延時故障和檢測向量敏化存儲器故障。測量電流的IDQQ測試方法本身比測量電壓的固定型故障測試方法速度慢得多。當芯片最小特征尺寸進入到0.18um時，IDDQQ測試方法會出現問題。亞微米工藝技術的進步使得漏電流越來越高，確定區(qū)分好IC和壞IC的合適的IDQQ電流閾值變得越來越困難。

四、數字電路瞬態(tài)電流測試技術

1993年，在美國北卡羅來納州立大學，su s.T.等人用實驗來考慮[DI)T測試方法的可行性。他們設計并生產了兩個芯片，一個用FCMOS邏輯，而另一個用預先充電型邏輯結構，都采用MOSIS2微米n井CMOS工藝生產。每一個芯片包含24個半加器。其中一個無故障，其他分別制造了短路、柵氧化層短路和開路故障。短路故障是在兩個或多個點之間人為制造一個帶電阻的連接通路。而柵氧化層短路則在柵和村底之間形成一條帶電阻的通路，此電阻設定為0Q到120K之間分幾級。所有半加器的電源是分升的，用Tektronix 11402數字示波器(1.2GHz)觀測1KQ上的電壓降來分別監(jiān)視其電流波形。實驗結果表明，對于這些故障。半加器的瞬態(tài)或穩(wěn)態(tài)電源電流都有很大變化，大部分一個是0，一個是幾百微安脈沖。但這都是把故障晶體管孤立起來觀測其IDDT響應的。為了研究對電路進行IDDT測試的可行性，他們又生產了MCNCZ90的基準電路cm82a，它包含9個非門，7個2輸入與非門，10個3輸入與非門，2+4輸入與非門，1個6輸入與非門和1個7輸入與非門，他們把電路分為10塊分別供電，以便分別觀測1mT。實驗結果表明，電路中一個信號跳變，就會引起電源電流一個尖脈沖，有故障Ic的Iddt和無故障Ic的IODT可以有非常顯著的差別，說明Iddt測試在原理上是可行的。

瞬態(tài)電流測試方法，作為傳統測試方法的一個補充，正逐步得到研究領域和工業(yè)領域的關注。瞬態(tài)電流測試方法的研究，對于保證集成電路產品的高可靠性具有潛在的積極意義。我們相信，隨著研究工作的成熟和完善，瞬態(tài)電流測試方法在不久的將來也會像穩(wěn)態(tài)電流測試方法一樣逐步被工業(yè)界所采用。