廖惜春 屈峰成（五邑大學 信息工程學院，廣東 江門 529020）

盲埋孔對高速PCB板信號特性的影響

廖惜春 屈峰成
（五邑大學 信息工程學院，廣東 江門 529020）

在高速數(shù)字電路中，隨著系統(tǒng)工作頻率的提高和數(shù)字信號上升沿的變陡，多層印制電路板中的盲埋孔帶來的阻抗不連續(xù)性會引起信號的反射，嚴重影響到系統(tǒng)的信號特性。因此，盲埋孔的設計正逐漸成為制約高速PCB設計的關鍵因素之一。本文運用全波電磁仿真軟件HFSS，對多層PCB板盲埋孔結構建模仿真，將盲埋孔與導通孔進行比較，分析盲埋孔孔徑、焊盤、反焊盤幾種關鍵參數(shù)對信號特性的影響。

信號完整性；高速數(shù)字電路；盲孔；埋孔

隨著大規(guī)模、超大規(guī)模集成電路越來越多地應用到電路系統(tǒng)中，芯片的集成規(guī)模越來越大，體積越來越小，引腳數(shù)越來越多，速率越來越高，電路板也朝著多層復雜化的趨勢發(fā)展。高速多層PCB板中，大多采用導通孔進行層與層之間的連接，但是對于一些非頂層到底層的電氣連接就會產生多余的導通孔短柱（Stub）。文獻[1]中詳細明說了多余短柱對高速多層PCB板傳輸質量的不利影響，因此對于一些高性能和高要求的高速數(shù)字系統(tǒng)，是不能忽略多余短柱帶來的影響，而從成本和性能的權衡考慮，采用盲埋孔設計有效地避免了多余短柱效應，提高系統(tǒng)的傳輸質量。

本文以盲埋孔設計為研究對象，通過建模仿真來分析盲埋孔孔徑、焊盤、反焊盤等參數(shù)對信號特性如S參數(shù)、阻抗連續(xù)性的影響，對高速PCB盲埋孔設計具有實際指導作用。

1 盲埋孔的主要參數(shù)和性能指標

對于高速數(shù)字電路多層PCB板，如果要將高速信號從某一層互連線傳輸?shù)搅硪粚由系幕ミB線，就需要通過導通孔（Via）來連接，導通孔是用于連接多層 PCB 中不同層走線的電導體[2]。根據 PCB 設計的不同，可以分為貫通孔、盲孔、埋孔，如圖1所示。貫通孔（Through Vias）：貫穿整個PCB板，可用于實現(xiàn)層間走線互連或作為元件的安裝定位孔。盲孔（Blind Vias）：是將PCB板內層走線與PCB表層走線相連的過孔類型，此孔不穿透整個PCB板。埋孔（Buried Vias）：是只連接PCB板內層之間的走線的過孔類型，從PCB板表面是看不出來的。導通孔不能只簡單的看成電氣連接，而必須考慮到其對信號完整性的影響[3]。所以理解導通孔的構造設計對高速數(shù)字電路性能的影響能夠幫助設計者解決好信號完整性問題，進而優(yōu)化高速數(shù)字系統(tǒng)的設計，提高高速信號的傳輸質量。

圖1 導通孔的主要類型

在高速電路中，導通孔的等效電氣模型[4][5]可以表示為圖2所示，圖中C1、C2和L分別表示導通孔的寄生電容和寄生電感。

圖2 導通孔的等效電氣模型

可以看出，高速電路中的導通孔都會產生對地的寄生電容，寄生電容可以通過下式計算[3]：

其中表示導通孔的寄生電容，為接地面上反焊盤的直徑，為導通孔的焊盤直徑，為基材的介電常數(shù)，為PCB板厚度。在高速數(shù)字電路中，導通孔的寄生電容使信號上升時間減慢或變差，降低了電路速度，對于一個特性阻抗為的傳輸線，導通孔的寄生電容和信號的上升時間的關系可以表示為，

高速信號通過導通孔時，同樣也存在寄生電感。高速數(shù)字電路中導通孔的寄生電感帶來的影響比寄生電容更大，寄生電感可以通過下式計算[3]：

其中，表示導通孔的寄生電感，為導通孔長度，為導通孔直徑。而這個寄生電感引起的等效阻抗是不能忽略的，等效阻抗與寄生電感及信號上升時間的關系表示為

從上面一系列公式可以看出，導通孔的電氣性能是隨著設計參數(shù)的不同和變化的。導通孔的孔徑、孔長、焊盤、反焊盤的變化，引起高速電路的阻抗不連續(xù)性，進而造成信號完整性問題。本文對信號特性的分析主要在頻域以S參數(shù)中的S11（回波損耗）和S21（插入損耗）作為指標，當插入損耗的衰減程度在小于-3 dB情況下的有效工作帶寬[6]來判斷分析信號在盲埋孔傳輸性能的優(yōu)劣；而對于阻抗不連續(xù)性引起的反射，則在時域用TDR仿真進行分析。

2 盲埋孔的建模仿真與結果分析

為了研究盲埋孔對高速PCB板信號特性的影響，本文采用HFSS軟件建立8層PCB板模型[7]如下圖所示，1層～2層、4層～5層、7層～8層為信號層，第3層為電源層，第6層為接地層，每層板厚度均為0.2 mm（8 mil），介質材料為FR4，介電系數(shù)為4。信號線走線寬度0.1 mm（4 mil），厚度為0.13 mm （1.1 mil）。仿真中的信號上升時間均設置為20 ps，最高掃頻頻率均設置為100 GHz。

圖3 8層PCB板的疊層結構

2.1 盲埋孔與通孔對信號特性影響的比較

當信號線需要從第1層走線，到第5層出線，采用盲孔進行連接。盲孔半徑設為0.1 mm（4 mil），長度為0.81 mm（32 mil），通過仿真得到的S11（回波損耗）、S21（插入損耗）參數(shù)以及特性阻抗TDR如圖4所示。為了比較，同時還設計了通孔連接，通孔半徑也設為0.1 mm，此時產生通孔多余短柱長度為0.6 mm，得到的S11、S21參數(shù)以及特性阻抗TDR如圖5所示。

從上圖可以看出，盲孔的回波損耗S11參數(shù)在頻率范圍40 GHz ～ 80 GHz時衰減只有4 dB ～ 7 dB，而通孔的S11參數(shù)在頻率范圍40 GHz ～ 80 GHz時衰減為4 dB ～ 10 dB；盲孔的插入損耗S21參數(shù)在76GHz時衰減到最大值，而通孔的S21在52 GHz時就已經衰減到最大值了。若要保證插入損耗小于-3 dB，則盲孔的工作帶寬有22 GHz，而通孔的工作帶寬只有15 GHz；在特性阻抗TDR曲線中，盲孔的特性阻抗變化范圍為46～52，而通孔的特性阻抗TDR曲線變化范圍則為42～53 ，盲孔擁有更好的傳輸線阻抗連續(xù)性。所以從S參數(shù)和特性阻抗TDR變化的穩(wěn)定性表明：采用盲孔比采用通孔對于在PCB板頂層與內層的信號線連接或者底層與內層的信號線連接具有更好的傳輸質量。

當信號線在內層走線時，從第2層走線，到第5層出線，采用埋孔進行連接。埋孔半徑設為0.1 mm，長度為0.57，得到的S11、S21參數(shù)以及特性阻抗TDR如圖6所示。同時采用通孔連接進行比較，通孔半徑為0.1 mil，此時1層～2層之間產生的多余短柱長度為0.23 mm，5層～8層之間產生的多余短柱長度為0.6 mm，通孔的S11、S21參數(shù)以及特性阻抗TDR如圖7所示。

圖4 盲孔的S參數(shù)與特性阻抗TDR

圖5 從頂層到第5層走線中采用通孔的S參數(shù)與特性阻抗TDR曲線

圖6 埋孔的S參數(shù)與特性阻抗TDR

從圖6和圖7可以看出，埋孔的S11參數(shù)在頻率范圍40 GHz ～ 80 GHz時衰減只有4 dB ～ 8 dB，且曲線較為平緩，而通孔的S11參數(shù)在頻率范圍40 GHz ～ 80 GHz時衰減為4 dB ～ 10 dB，特別在32 GHz時，衰減突變?yōu)?3 dB，影響了傳輸?shù)姆€(wěn)定性；埋孔的S21參數(shù)在77 GHz時衰減到最大值,，而通孔的S21在54 GHz時就已經衰減到最大值了，若要保證插入損耗小于-3 dB，則埋孔的工作帶寬有32 GHz，而通孔的工作帶寬只有20 GHz；另一方面，在特性阻抗TDR曲線中，埋孔的特性阻抗TDR曲線變化范圍為41.8～52，而通孔的特性阻抗變化范圍則為37.5～52，相對于通孔而言埋孔擁有更好的傳輸線阻抗連續(xù)性。所以從S參數(shù)和特性阻抗TDR變化的穩(wěn)定性表明：在內層信號線之間的電氣連接中，采用埋孔比采用通孔，更有利于提高PCB板內層信號線之間的信號傳輸質量。

圖7 在2～5層走線時采用通孔的S參數(shù)與特性阻抗TDR曲線

2.2 盲埋孔孔徑、焊盤、反焊盤大小對信號特性的影響

為了研究盲埋孔孔徑、焊盤、反焊盤大小對信號特性的影響，將盲埋孔的焊盤、反焊盤大小固定，盲埋孔半徑初值設置為0.1 mm，由0.1 mm ～0.175 mm進行變化，得到的S21參數(shù)與特性阻抗TDR曲線如圖8所示。

圖8 孔徑大小對盲埋孔信號特性的影響

可以看出當盲孔半徑由0.1 mm到0.175 mm進行變化時，阻抗的變化范圍由6增加到13.5，阻抗不連續(xù)性程度不斷增加，且引起的插入損耗S21的幅度也隨之增加，在頻率范圍20 GHz ～ 60 GHz中的最大衰減增加了1.7dB。同時當埋孔半徑由4 mil到7 mil進行變化時，阻抗的變化范圍由10增加到17，且引起的插入損耗S21的幅度也隨之增加，特別在頻率范圍20 GHz ～60 GHz中的最大衰減增加了1.6 dB。

將盲埋孔的孔徑、反焊盤大小固定，盲埋孔焊盤初值設置為0.2 mm，由0.2 mm ～ 0.28 mm進行變化，得到的S21參數(shù)與特性阻抗TDR曲線如圖9所示。

圖9 焊盤大小對盲埋孔信號特性的影響

可以看出當盲孔焊盤大小由0.2 mm到0.28 mm進行變化時，阻抗的變化范圍由6.5增加到10.5，引起的插入損耗S21的幅度也隨之增加，且最大衰減增加了2 dB。同時當埋孔半徑由0.2 mm到0.28 mm進行變化時，阻抗的變化范圍由10.5增加到15.5，阻抗不連續(xù)性程度不斷增加，且引起的插入損耗S21的幅度也隨之增加，最大衰減增加了3.2 dB。

將盲埋孔的孔徑、焊盤大小固定，盲埋孔反焊盤初值設置為0.3 mm，由0.3 mm ～ 0.375 mm進行變化，得到的S21參數(shù)與特性阻抗TDR曲線如圖10。

可以看出當盲孔反焊盤大小由0.3 mm到0.375 mm進行變化時，阻抗的變化范圍由6.75減小到5.5，阻抗不連續(xù)性程度不斷減小，引起的插入損耗S21的幅度也隨之減小，且最大衰減減小了3.2 dB。同時當埋孔半徑由0.3 mm到0.375 mm進行變化時，阻抗的變化范圍由10減小到7.5，阻抗不連續(xù)性程度不斷減小，且引起的插入損耗S21的幅度也隨之減小，且最大衰減減小了3 dB。

圖10 反焊盤大小對盲埋孔信號特性的影響

3 結語

通過HFSS建立了8層板盲埋孔三維模型，分別將盲埋孔和導通孔作用在信號走線在非頂層和底層的電氣連接中，并將盲埋孔與導通孔的S參數(shù)和特性阻抗TDR曲線進行了比較分析，盲埋孔比導通孔具有更小的插入損耗和更好的阻抗連續(xù)性，在保證插入損耗小于-3 dB的條件下，盲埋孔比導通孔有更寬的工作帶寬。

本文還分析了孔徑、焊盤、反焊盤幾種參數(shù)對盲埋孔信號特性的影響。隨著盲埋孔的孔徑和焊盤尺寸的增加，信號的插入損耗衰減逐漸增大，且阻抗不連續(xù)性程度不斷變大；而隨著盲埋孔的反焊盤尺寸的增加，信號的插入損耗衰減逐漸減小，阻抗不連續(xù)性程度變得越小。若要使得插入損耗小于-3 dB且有效工作帶寬能達到20 GHz的情況下，則盲孔的半徑不要大于0.175 mm，埋孔的半徑不要大于0.2 3 mm；盲孔的焊盤不要大于0.25 mm，埋孔的焊盤不要大于0.275 mm；盲孔的反焊盤不要小于0.25 mm，埋孔的反焊盤不要小于0.23mm。若要將阻抗變化范圍控制在±10%內，盲埋孔的半徑均不要大于0.125 mm；盲孔焊盤不要大于0.25 mm，埋孔焊盤不要大于0.175 mm；盲孔反焊盤不要小于0.275 mm，埋孔反焊盤不要小于0.4 mm。

[1]侯瑩瑩, 關丹丹. 導通孔設計對高速信號完整性的影響[J]. 印制電路信息, 2009(10): 50-53.

[2]K. C. Gupta，R. Garg, I. Bahl, et al. Microstrip Lines and Slotlines[J]. Norwood,MA: Artech House, 1996: 357-363.

[3]Howard Johnson著, 沈立等譯. 高速數(shù)字電路設計[M]. 北京:電子工業(yè)出版社, 2004.

[4]Martin Graham. PH.D. High-speed Digital Design[J]. A Hand book of Black Magic. University of California at Berkeley.

[5]E. Laermans, J. De Geest, D.De Zutter, et al. Modeling differential via holes[J]. IEEE Trans. Advanced Packaging, 2001, 24 (3):357-363.

[6]陳振國. 微波技術基礎與應用[M]. 北京:北京郵電大學出版社, 2003:120.

[7]Ansoft Corporation. HFSS Full Book[R]. Ansoft Corporation, 2005

廖惜春，教授，主要從事射頻通信理論與應用、信號處理研究與教學。

屈峰成，碩士研究生，主要研究高速數(shù)字信號完整性分析。

Impact of blind via and buried via on high speed PCB signal property

LIAO Xi-chun QU Feng-cheng

As the operating frequency increases and signal rise time reduces, Blind via and buried via cause impedance discontinuities resulting in signal reflections and hence deterioration of system performance in the multi-layers PCB design. So the design of blind via and buried via has been the one of key factors of the high-speed digital circuit. The paper carries out a study of blind via and buried via structure in multi-layers PCBs by modeling and simulation, using a full-wave electromagnetic simulator, and comparing with the through via, analyzes the impact of blind via and buried via diameter, pad and anti-pad on signal property.

High-Speed Digital Circuit; Blind Via; Buried Via; Signal Integrity

TN41

A

1009-0096（2014）01-0045-05