1200 V IGBT的性能優(yōu)化

李宏

(上海先進半導(dǎo)體制造股份有限公司，上海 200233)

1200 V IGBT的性能優(yōu)化

李宏

(上海先進半導(dǎo)體制造股份有限公司，上海 200233)

主要研究1200 V IGBT器件的性能優(yōu)化方法。理論分析了IGBT結(jié)構(gòu)參數(shù)與其主要性能的關(guān)系，按1200 V IGBT器件擊穿電壓和飽和壓降的設(shè)計要求，重點討論了FS、JFET注入、延長JFET退火時間和減小Pring注入劑量對IGBT器件擊穿電壓（BV）和飽和壓降（Vdson）的影響，最終得到了滿足器件設(shè)計要求的最佳性能參數(shù)。

IGBT；FS-IGBT；JFET注入；JFET退火；Pring注入；擊穿電壓;飽和壓降

1　引言

上世紀80年代初，試圖把MOS與BJT技術(shù)集成起來的研究導(dǎo)致稱為絕緣柵雙極晶體管（IGBT）的新型功率器件的發(fā)明。作為新型電力半導(dǎo)體器件的主要代表，IGBT被廣泛用于工業(yè)、信息、新能源、醫(yī)學(xué)、交通、軍事和航空領(lǐng)域。隨著半導(dǎo)體材料和加工工藝的不斷進步，IGBT的電流密度、耐壓和頻率不斷得到提升。目前，市場上的IGBT器件的耐壓高達6500 V，單管芯電流高達200 A，頻率達到300 kHz。在高頻大功率領(lǐng)域，目前還沒有任何一個器件可以代替它。本文著重分析討論1200 V IGBT器件的性能優(yōu)化。

2　IGBT結(jié)構(gòu)和設(shè)計理念

IGBT是一個復(fù)合器件，由一個MOSFET和一個PNP管組成，如圖1。

IGBT集MOSFET的柵極電壓控制特性和BJT的低導(dǎo)通電阻于一體，具有電壓控制、輸入阻抗大、驅(qū)動功率小、導(dǎo)通電阻小、開關(guān)損耗低及工作頻率高等特點，并具有類似MOSFET的寬SOA（安全工作區(qū)）特性，是近乎理想的半導(dǎo)體大功率開關(guān)器件。然而對于IGBT的設(shè)計目前還是一個難點。為了減小器件開通的功率損耗以及開關(guān)損耗，希望器件的通態(tài)壓降越小越好；同時為了兼顧高壓器件的耐用性，希望IGBT的擊穿電壓盡可能高。擊穿電壓與導(dǎo)通電阻兩者的矛盾要求IGBT各個結(jié)構(gòu)參數(shù)做盡可能的最優(yōu)化設(shè)計。

圖1　IGBT結(jié)構(gòu)圖以及等效電路圖

2.1IGBT擊穿電壓

擊穿電壓又稱為反向阻斷電壓，當IGBT工作在反向阻斷狀態(tài)時，希望器件的漏電流越小越好。1200V IGBT的設(shè)計要求擊穿電壓1200 V以上，實際應(yīng)用還必須考慮一定的余量，所以耐壓一般要求在1250 V左右。影響擊穿電壓的主要因素有：

（1）漂移區(qū)的電阻（Rd）；

（2）漂移區(qū)厚度；

（3）終端設(shè)計；

漂移區(qū)的電阻率越大，擊穿電壓越大；漂移區(qū)越厚，擊穿電壓越大。

2.2通態(tài)壓降

通態(tài)壓降（Vdson）又稱為飽和壓降(Vcesat)，主要由圖1中的電阻構(gòu)成：

Vdson的大小決定著器件的耗散功率。對高壓IGBT而言，主要影響Vdson的電阻是Rj和Rd，即JFET區(qū)域的電阻和N-漂移區(qū)內(nèi)的電阻。因此，如何盡量降低Rj和Rd是大功率IGBT設(shè)計中應(yīng)重點考慮的。

2.3終端設(shè)計

終端設(shè)計對IGBT的擊穿電壓有著決定性的作用，當前國內(nèi)設(shè)計多采用的是多級浮空P-輕摻雜場限環(huán)與場板相結(jié)合的技術(shù)，見圖2。

圖2　IGBT終端結(jié)構(gòu)平面圖及截面示意圖

3　1200 V IGBT性能優(yōu)化

3.1基礎(chǔ)工藝制造的IGBT性能

電阻率為65 Ω·cm的襯底，采用基礎(chǔ)工藝制造的1200 V IGBT，其部分靜態(tài)參數(shù)見圖3。

圖3　基礎(chǔ)工藝下IGBT的靜態(tài)參數(shù)

在當前條件下，擊穿電壓（HBVDSS，以后簡稱BV）、飽和壓降（以后簡稱Vdson）以及開啟電壓（以后簡稱Vt）分別可以做到1405 V、2.53 V和5.28 V。詳細數(shù)據(jù)見表1。

該產(chǎn)品最初主要應(yīng)用于電磁爐，量產(chǎn)穩(wěn)定。但是近來，部分客戶反饋該產(chǎn)品在應(yīng)用到高頻大功率設(shè)備時，經(jīng)常會出現(xiàn)“過熱”現(xiàn)象，有極大的安全隱患。這就局限了產(chǎn)品的應(yīng)用范圍，只可以“屈就”低頻領(lǐng)域?？蛻羝惹邢Ｍ约旱漠a(chǎn)品能夠涵蓋多領(lǐng)域，不再“短腿”。

3.2性能優(yōu)化

客戶反饋的“過熱”現(xiàn)象一般都發(fā)生在設(shè)備工作期間，也就是IGBT導(dǎo)通狀態(tài)下，功耗偏大。跟據(jù)公式PD=Vdson×IC,在工作電流IC穩(wěn)定的前提下，由于Vdson偏高而造成了功耗偏大。解決“過熱”即為降低Vdson。降低Vdson的方法很多，但是都會影響到BV，所以改動時要找到兩者的平衡點。

表1　基礎(chǔ)工藝下IGBT的靜態(tài)參數(shù)平均值

3.2.1FS IGBT

FS IGBT為場終止IGBT,是在圖1中的P和N-中加一層N+層，以此改變器件的縱向電場分布，使其可以在漂移區(qū) (N-區(qū))變薄的條件下，Vdson降低而BV幾乎沒有太大的影響，如圖4所示。

圖4　FS IGBT結(jié)構(gòu)圖及對應(yīng)的縱向電場分布圖

由于N+層的介入，使器件的厚度大大減薄。FS IGBT采用外延襯底——硅+濃薄外延層一+淡厚外延層二。加工時所有步驟都與基礎(chǔ)工藝相同，只是將硅片減薄得更多，硅片的最終厚度比基礎(chǔ)工藝薄了將近55 μm，Vdson大大降低，而BV以及Vt則在可接受范圍內(nèi)，如圖5。

圖5　FS與基礎(chǔ)工藝關(guān)鍵參數(shù)的比較

FS IGBT經(jīng)過客戶評估使用，基本達到預(yù)期要求，無論低頻高頻器件。但是由于FS比基礎(chǔ)工藝減薄得更多，在減薄以及隨后的注入、蒸發(fā)、退火等工藝過程中接連出現(xiàn)了碎片，碎片率超過8%，若要解決，就需要更大的設(shè)備投入，投入與收入不成比例，因此FS雖然能解決客戶的困擾，但是當前并不可行。

3.2.2JFET注入&退火時間優(yōu)化

降低Vdson除了降低Rd外，還可以通過降低Rj來實現(xiàn)。降低Rj的方法主要有兩個：增大JFET注入劑量或是延長JFET退火時間。通過這兩種方法，都極大地降低了Vdson，甚至還優(yōu)于FS工藝。見圖6。

圖6　Vt、Vdson、BV在4種條件下的對比

雖然Vdson都得到了極大的改善，但是單一化改進都造成了其他參數(shù)的失效：增大JFET注入劑量，符合了部分硼，改變了P-body的雜質(zhì)分布，Vt變??；延長JFET退火時間，Vt也略有降低，仍在可接受范圍內(nèi)；BV大大降低，卻在意料之外。對失效片進行目檢，沒有發(fā)現(xiàn)任何燒毀點，這就說明管芯仍舊可以正常工作，只是工作的耐壓降低——擊穿的尖峰電場仍舊發(fā)生在最外Ring環(huán)端；由于JFET退火時間加長，P環(huán)同時向左右以及下方擴散，各環(huán)之間的間距變小，P環(huán)的空間電荷區(qū)也隨之向下以及左右擴散，作用于每個P環(huán)的尖峰電場的位置發(fā)生偏移，造成耐壓降低。圖7所示是未延長退火時間前的耐壓原理圖。每一個環(huán)按照設(shè)計時的要求承受固定的耐壓，經(jīng)過最后一個環(huán)，耐壓達到了1300 V左右。

延長JFET退火時間，P環(huán)變寬變大，設(shè)計時計算好的環(huán)間距變小，各個Ring環(huán)承受的最大電壓的位置由于勢壘變大而發(fā)生偏移，如圖8所示，最終導(dǎo)致最大耐壓值變小。

根據(jù)圖7、圖8的理論，降低P-注入劑量，再延長JFET退火時間，可以調(diào)節(jié)P環(huán)的擴散寬度以及深度，從而在不影響P環(huán)間距的前提下，達到降低Vdson的目的，同時對Vt的影響微乎其微。經(jīng)過拉偏實驗，最終發(fā)現(xiàn)P-的注入劑量在降低到原來的七分之一時，再延長JFET退火時間，各個參數(shù)可以有效地建立平衡，如圖9。

圖7　未延長JFET退火時間前的耐壓原理示意圖

圖8　延長JFET退火時間后的耐壓原理示意圖

圖9　最終優(yōu)化與基礎(chǔ)工藝以及各個改動之間的參數(shù)對比

4　優(yōu)化效果

優(yōu)化后，Vdson達到了預(yù)期要求，Vt變動不大，雖然BV下降較多，但是對于1250 V的使用下限也高出了100 V左右，客戶對此表示接受。優(yōu)化后的產(chǎn)品經(jīng)過使用評估，完全達到使用要求，應(yīng)用趨于多元化，客戶非常滿意，基礎(chǔ)工藝現(xiàn)已統(tǒng)一優(yōu)化。根據(jù)此優(yōu)化方案，采用現(xiàn)有的制程，在提高襯底電阻率的前提下，可以擴展衍生到1500 V甚至1700 V IGBT的制造優(yōu)化上，形成一個穩(wěn)定的IGBT工藝制造平臺，提高生產(chǎn)效率。

5　結(jié)論

本文先在理論基礎(chǔ)上分析了IGBT的結(jié)構(gòu)和設(shè)計理念，并給出了基礎(chǔ)工藝制造的1200 V IGBT的主要參數(shù)值。根據(jù)設(shè)計理念對基礎(chǔ)工藝關(guān)鍵參數(shù)進行優(yōu)化，得到了最平衡的制造方案，并將之量化成一個穩(wěn)定的IGBT制造平臺。

[1]關(guān)旭東.硅集成電路工藝基礎(chǔ) [M].北京：北京大學(xué)出版社，2003:349.

[2]施敏.現(xiàn)代半導(dǎo)體器件物理[M].北京:科學(xué)出版社,2001: 428.

[3]Michael Quirk.半導(dǎo)體制造技術(shù)[M].北京:電子工業(yè)出版社,2009:600.

[4]劉恩科.半導(dǎo)體物理學(xué)[M].北京:電子工業(yè)出版社,2008: 433.

[5]孟慶巨.半導(dǎo)體器件物理 [M].北京:科學(xué)出版社,2005: 310.

[6]維杰斯拉夫·本達.功率半導(dǎo)體器件——理論及應(yīng)用[M].北京:化學(xué)工業(yè)出版社，2005:357.

[7]袁壽財.IGBT場效應(yīng)半導(dǎo)體功率器件導(dǎo)論 [M].北京:科學(xué)出版社,2007:209.

[8]陳星弼.功率MOSFET與高壓集成電路[M].南京:東南大學(xué)出版社,1990:373.

[9]Liu Chao.Comparative Study of MOSFET and IGBT[J]. Computer＆Digital Engineering,2013,41(11)：1772-1773.

[10]Stanley Wolf.Silicon Processing For The VLSI Era Vol 4 [M].USA:Lattice Press,2002:805.

An Optimization Method of 1200 V IGBT

LI Hong
（Advanced Semiconductor Manufacturing Corporation Limited,Shanghai 200233,China）

An optimization method of 1200 V IGBT is presented in this article.The relationship between the structure and performance of IGBT is analyzed.The influence of FS-IGBT,JFET implant,JFET anneal prolonging and Pring implant decreasing on the balance of breakdown voltage and saturation voltage is studied for better IGBT performance.

IGBT;FS-IGBT;JFET implant;JFET anneal;Pring implant;breakdown voltage;saturation voltage

TN305.3

A

1681-1070（2016）11-0044-04

2016-5-26

李宏（1978—），男，山東日照人，復(fù)旦大學(xué)在讀工程碩士，先后在中國電子科技集團公司第47研究所和上海新進半導(dǎo)體制造公司任職，目前在上海先進半導(dǎo)體工藝整合部門工作。