基于貝葉斯網(wǎng)絡(luò)的驗(yàn)證激勵(lì)向量生成研究

王潤(rùn) 蔣劍飛 王琴

摘 要：為了解決傳統(tǒng)數(shù)字芯片驗(yàn)證環(huán)節(jié)中基于仿真的驗(yàn)證（或動(dòng)態(tài)驗(yàn)證）功能覆蓋率收斂速度慢的缺點(diǎn)，提出一種新的以功能覆蓋為導(dǎo)向的測(cè)試用例生成方法，該方法基于貝葉斯網(wǎng)絡(luò)和機(jī)器學(xué)習(xí)技術(shù)，可實(shí)現(xiàn)從覆蓋模型到測(cè)試用例生成器反饋回路的自動(dòng)關(guān)閉，在DUT的驗(yàn)證過(guò)程中，使用該方法為所測(cè)試的設(shè)計(jì)生成新的激勵(lì)。實(shí)驗(yàn)結(jié)果表明，基于貝葉斯網(wǎng)絡(luò)的CDG技術(shù)測(cè)試用例使用較少，覆蓋率收斂更快，與傳統(tǒng)基于仿真的驗(yàn)證技術(shù)相比，測(cè)試用例數(shù)量減少了43%?；谪惾~斯網(wǎng)絡(luò)的CDG技術(shù)提高了覆蓋率的收斂速度，縮短了驗(yàn)證周期，相比于傳統(tǒng)動(dòng)態(tài)驗(yàn)證技術(shù)而言其芯片功能驗(yàn)證更完善。

關(guān)鍵詞：功能驗(yàn)證;貝葉斯網(wǎng)絡(luò);機(jī)器學(xué)習(xí);CDG;覆蓋率

DOI：10. 11907/rjdk. 192567 開(kāi)放科學(xué)（資源服務(wù)）標(biāo)識(shí)碼（OSID）：

中圖分類(lèi)號(hào)：TP301文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-7800（2020）007-0001-04

Research on Generation of Verification Incentive Vector Based on Bayesian Network

WANG Run，JIANG Jian-fei，WANG Qin

（Microelectronics Institute，Shanghai Jiao Tong University， Shanghai 200240，China）

Abstract：In order to solve the problem of slow convergence rate of functional coverage of simulation based verification （or dynamic verification） in the traditional verification of digital chips，this paper proposes a new method of test case generation based on function coverage. Based on Bayesian network and machine learning technology， this method provides an effective method to automatically close the feedback loop from coverage model to test case generator. In the verification process of DUT （design under test）， this method is used to generate new incentives for the tested design. The experimental results show that the CDG （coverage driven test case generation） technology based on Bayesian network uses fewer test cases， and the coverage convergence is faster. Compared with the traditional simulation based verification technology， the number of test cases is reduced by 43%. CDG technology based on Bayesian network improves the convergence rate of coverage and reduces the verification cycle. Compared with the traditional dynamic verification technology， the chip function verification is more complete.

Key Words：functional verification; Bayesian network; machine learning; CDG; coverage

0 引言

功能驗(yàn)證被廣泛認(rèn)為是硬件設(shè)計(jì)周期中的瓶頸[1]。目前，在完整的芯片開(kāi)發(fā)周期中，70%的設(shè)計(jì)開(kāi)發(fā)時(shí)間和資源被用于功能驗(yàn)證[2]。功能驗(yàn)證已經(jīng)成為芯片和系統(tǒng)設(shè)計(jì)領(lǐng)域的一項(xiàng)主要挑戰(zhàn)，當(dāng)工程師需要在日益密集的芯片上設(shè)置越來(lái)越多的功能時(shí)，成功驗(yàn)證芯片和系統(tǒng)功能所需要的時(shí)間也越來(lái)越長(zhǎng)，這就需要開(kāi)發(fā)新的驗(yàn)證技術(shù)，在資源有限的情況下，為驗(yàn)證人員提供快速實(shí)現(xiàn)其目標(biāo)的方法。目前，以覆蓋率為導(dǎo)向的測(cè)試用例生成技術(shù)有兩個(gè)主要缺點(diǎn)[3]：①覆蓋率反饋中包含了人的參與、調(diào)整激勵(lì)的生成和分析所需的大量人為勞動(dòng)，因此增加了成本;②整個(gè)驗(yàn)證流程的反饋發(fā)生在仿真之后。首先需要進(jìn)行仿真，然后才發(fā)現(xiàn)激勵(lì)沒(méi)有命中的感興趣的覆蓋點(diǎn)，這樣才能調(diào)整激勵(lì)。

常見(jiàn)的測(cè)試用例有幾個(gè)來(lái)源[4]：①編寫(xiě)定向的直接測(cè)試用例[5]，存在的問(wèn)題是仿真效率低下，對(duì)于復(fù)雜設(shè)計(jì)，固定場(chǎng)景的定向測(cè)試被認(rèn)為是無(wú)效的[6];②小部分測(cè)試用例通過(guò)手工隨機(jī)約束設(shè)計(jì)[7]，包括覆蓋設(shè)計(jì)邊界情況，存在的問(wèn)題是，邊界情況需要對(duì)設(shè)計(jì)有比較充分的理解才能覆蓋到，如果對(duì)設(shè)計(jì)不甚了解，則覆蓋邊界情況需要耗費(fèi)大量時(shí)間;③運(yùn)行現(xiàn)有的測(cè)試用例集（遺留測(cè)試或商業(yè)測(cè)試套件）[8]，顯然，當(dāng)所驗(yàn)證的設(shè)計(jì)是比較成熟的模塊，有比較完備的測(cè)試用例，這種方法才起作用。

以上方法都存在覆蓋率收斂速度慢的缺點(diǎn)，鑒于此，本文提出一種面向覆蓋的測(cè)試用例生成方法。本文方法是在一個(gè)統(tǒng)計(jì)推斷的框架中映射CDG（Coverage Driven Testcase Generation）[9]，并應(yīng)用機(jī)器學(xué)習(xí)技術(shù)實(shí)現(xiàn)CDG目標(biāo)。具體而言，使用貝葉斯網(wǎng)絡(luò)建模覆蓋率信息和測(cè)試用例之間的關(guān)系，可以提高功能覆蓋率收斂速度。

1 覆蓋率驅(qū)動(dòng)的測(cè)試用例生成

一般而言，CDG的目標(biāo)是自動(dòng)向測(cè)試用例生成器提供基于覆蓋率分析的指令。這可以進(jìn)一步分解為兩個(gè)子目標(biāo)：①向測(cè)試生成器提供有助于實(shí)現(xiàn)困難情況（即未覆蓋或很少覆蓋的任務(wù)）的指令，實(shí)現(xiàn)此子目標(biāo)可以縮短完成測(cè)試計(jì)劃所需時(shí)間，并減少手動(dòng)編寫(xiě)指令的數(shù)量;②盡可能使用一組不同的指令，為任何覆蓋率模型[10]提供更容易到達(dá)的指令，實(shí)現(xiàn)該子目標(biāo)使驗(yàn)證過(guò)程更加健壯，因?yàn)樗黾恿蓑?yàn)證過(guò)程中任務(wù)被覆蓋的次數(shù)。此外，如果通過(guò)不同的方向到達(dá)覆蓋率任務(wù)，則會(huì)大大增加發(fā)現(xiàn)與此激勵(lì)相關(guān)的隱藏錯(cuò)誤的機(jī)會(huì)。

以覆蓋率為驅(qū)動(dòng)的激勵(lì)生成有幾種不同風(fēng)格，可以根據(jù)覆蓋率反饋回路在調(diào)整過(guò)程中的位置對(duì)它們進(jìn)行歸類(lèi)[11]，包括動(dòng)態(tài)覆蓋率控制激勵(lì)生成、基于模型的覆蓋率驅(qū)動(dòng)測(cè)試生成、自動(dòng)覆蓋率控制生成等。圖1為驗(yàn)證流程中對(duì)覆蓋率分析的反饋回路，首先編碼激勵(lì)參數(shù)和偏置約束信息，通過(guò)PRNG（偽隨機(jī)數(shù)發(fā)生器）生成滿(mǎn)足特定約束條件的激勵(lì)，通過(guò)模擬仿真將生成好的激勵(lì)驅(qū)動(dòng)到DUT（Design Under Test）的端口上，仿真工具會(huì)根據(jù)覆蓋模型自動(dòng)統(tǒng)計(jì)功能覆蓋率，并將不同測(cè)試用例的覆蓋率數(shù)據(jù)整合到一起，得到積累的覆蓋率數(shù)據(jù)，然后通過(guò)人為的覆蓋率分析，進(jìn)一步調(diào)整約束偏置，生成修改后的新測(cè)試用例，繼續(xù)仿真，直到達(dá)到覆蓋率收斂為止，這樣即可完成功能驗(yàn)證。有兩種常用的CDG方法：基于反饋的CDG和基于構(gòu)造的CDG?；诜答伒腃DG依賴(lài)于來(lái)自覆蓋率分析的反饋實(shí)現(xiàn)對(duì)測(cè)試生成器指令的自動(dòng)修改。例如，在文獻(xiàn)[12]中，使用遺傳算法選擇和修改測(cè)試用例以增加覆蓋率;在文獻(xiàn)[13]中，覆蓋分析數(shù)據(jù)用于修改表示DUT的馬爾科夫鏈的參數(shù)，然后使用馬爾可夫鏈生成設(shè)計(jì)的測(cè)試用例;在文獻(xiàn)[14]中，覆蓋率分析結(jié)果觸發(fā)一組修改測(cè)試指令的生成規(guī)則。相反，在基于構(gòu)造的CDG中，DUT的外部模型用于生成測(cè)試指令，這些指令旨在準(zhǔn)確地命中覆蓋率任務(wù)。例如，在文獻(xiàn)[15]中，一個(gè)流水線(xiàn)設(shè)計(jì)的FSM模型用于生成覆蓋流水線(xiàn)中指令及相關(guān)性測(cè)試。

2 基于貝葉斯網(wǎng)絡(luò)的面向覆蓋的測(cè)試生成

貝葉斯網(wǎng)絡(luò)是一組變量聯(lián)合概率分布的圖形表示，這種表達(dá)最初是為了編碼變量間的不確定關(guān)系，最初由遺傳學(xué)家蘇厄爾·賴(lài)特[16]提出。貝葉斯網(wǎng)絡(luò)將CDG映射到一個(gè)統(tǒng)計(jì)推斷的框架中，可以概率方式表示CDG成分之間的復(fù)雜（可能是隨機(jī)的）關(guān)系，是一種有效的建模方案。

2.1 貝葉斯網(wǎng)絡(luò)

貝葉斯網(wǎng)絡(luò)由兩部分組成。第一個(gè)是有向無(wú)環(huán)圖，其中每個(gè)頂點(diǎn)對(duì)應(yīng)一個(gè)隨機(jī)變量。該圖反映所表示分布的一組條件獨(dú)立屬性：在給定其父級(jí)狀態(tài)的圖中，每個(gè)變量可能與其非子級(jí)無(wú)關(guān)。該圖可表示概率分布的定性結(jié)構(gòu)，并用于有效的推理和決策[17]。第二部分是局部交互模型的集合，描述每個(gè)變量[Xi]的條件概率[p（Xi|Pai）]。這兩個(gè)分量共同代表一組變量[X][18]上唯一的聯(lián)合概率分布。聯(lián)合概率分布如式（1）所示。

可以看出，該式實(shí)際上隱含了上文圖形結(jié)構(gòu)的條件獨(dú)立性。公式表明，貝葉斯網(wǎng)絡(luò)指定的聯(lián)合分布可以用單個(gè)局部交互模型的乘積表示。因此，雖然貝葉斯網(wǎng)絡(luò)可以表示任意的概率分布，但它們?yōu)槟切┛梢杂煤?jiǎn)單結(jié)構(gòu)表示的分布提供了計(jì)算優(yōu)勢(shì)。

貝葉斯網(wǎng)絡(luò)可以有效解決通過(guò)貝葉斯規(guī)則產(chǎn)生一個(gè)節(jié)點(diǎn)（或一組節(jié)點(diǎn)）的值[X]的后驗(yàn)概率，如式（2）所示。

因此，可以通過(guò)選擇最大后驗(yàn)概率[max p（X|E）]的形式進(jìn)行統(tǒng)計(jì)推斷[19]。

2.2 基于貝葉斯網(wǎng)絡(luò)的CDG

CDG過(guò)程從構(gòu)建貝葉斯網(wǎng)絡(luò)模型開(kāi)始，該模型描述測(cè)試指令與覆蓋空間之間的關(guān)系。圖2展示了一個(gè)簡(jiǎn)單但典型的貝葉斯網(wǎng)絡(luò)，它對(duì)CDG的一小部分進(jìn)行了建模。貝葉斯網(wǎng)絡(luò)描述了影響生成的命令類(lèi)型（cmd_type）的指令與CPU內(nèi)活動(dòng)內(nèi)核（core_enable）之間的關(guān)系，以及生成的命令（cmd）、其響應(yīng)（resp）和生成命令的內(nèi)核（core）的覆蓋屬性。網(wǎng)絡(luò)由輸入節(jié)點(diǎn)（左邊的白色圓圈）和定義覆蓋空間的覆蓋節(jié)點(diǎn)（右邊的白色方塊）組成，除上述可以物理觀測(cè)到的節(jié)點(diǎn)之外，網(wǎng)絡(luò)還可能包含隱藏的節(jié)點(diǎn)，即沒(méi)有任何物理證據(jù)（觀測(cè)）證明它相互作用的變量，這些變量在圖中表示為陰影橢圓。在貝葉斯網(wǎng)絡(luò)結(jié)構(gòu)中加入隱藏節(jié)點(diǎn)主要是為了反映關(guān)于隱藏節(jié)點(diǎn)的專(zhuān)家領(lǐng)域的知識(shí)[20]。

2.3 基于貝葉斯網(wǎng)絡(luò)的CGRA驗(yàn)證

可重構(gòu)計(jì)算架構(gòu)CGRA（Coarse-Grained Reconfigurable? Architecture）是指能根據(jù)變換的數(shù)據(jù)流或控制流，對(duì)硬件結(jié)構(gòu)進(jìn)行動(dòng)態(tài)配置的一種體系結(jié)構(gòu)[21]。CGRA最大的優(yōu)勢(shì)是能通過(guò)硬件結(jié)構(gòu)組織不同粒度和不同功能的計(jì)算資源，通過(guò)運(yùn)行過(guò)程中的硬件配置，調(diào)整硬件功能，根據(jù)數(shù)據(jù)流的特點(diǎn)，讓功能配置好的硬件資源互連形成相對(duì)固定的計(jì)算通路，從而以接近“專(zhuān)用電路”的方式進(jìn)行數(shù)據(jù)驅(qū)動(dòng)下的計(jì)算[22]。當(dāng)算法和應(yīng)用變換時(shí)，再次通過(guò)配置，使硬件重構(gòu)為不同的計(jì)算通路去執(zhí)行，是一種高效而靈活的計(jì)算架構(gòu)，因而能在算力和能耗上取得很好平衡，達(dá)到更高的能效比[23]。

對(duì)于CGRA的運(yùn)算單元PE（Process Element），本文使用基于貝葉斯網(wǎng)絡(luò)的CDG驗(yàn)證其功能覆蓋率。使用的PE單元主要由3個(gè)子模塊組成，如圖3所示：輸入Buffer單元，ALU和輸出Buffer單元。輸入端有時(shí)鐘和復(fù)位信號(hào)、數(shù)據(jù)信息、配置信息和來(lái)自下層PE的反壓信號(hào)。為了簡(jiǎn)化分析，對(duì)單個(gè)PE進(jìn)行驗(yàn)證，每條指令由4個(gè)輸入變量組成，第1個(gè)變量表示指令的第1個(gè)數(shù)據(jù)（1 bit valid + 2 bit tag + 32 bit data），第2個(gè)變量表示指令的第2個(gè)數(shù)據(jù)（1 bit valid + 2 bit tag + 32 bit data），第3個(gè)變量表示數(shù)據(jù)輸出是否有效（1bit valid + 2bit tag + 1bit bool），valid位代表數(shù)據(jù)輸入是否有效，每筆數(shù)據(jù)包含一個(gè)tag位，表示數(shù)據(jù)是否處于亂序執(zhí)行模式。為了簡(jiǎn)化分析，對(duì)數(shù)據(jù)位和tag位分別進(jìn)行處理，單條輸入指令包括6筆數(shù)據(jù)信息。由于tag位是2bit位寬，PE有4個(gè)不同的tag以區(qū)分每筆數(shù)據(jù)，因此，將每4筆數(shù)據(jù)劃分為一個(gè)transfer，使用tag表示每個(gè)transfer中的不同數(shù)據(jù)，如果上一個(gè)transfer的一筆數(shù)據(jù)在inbuffer里沒(méi)有處理完，在下一個(gè)transfer輸入形同tag的數(shù)據(jù)時(shí)會(huì)引起tag沖突。第4個(gè)變量表示PE的配置。

本實(shí)驗(yàn)對(duì)輸入變量進(jìn)行組合限制，使用100個(gè)直接測(cè)試用例，如圖4所示。每組測(cè)試用例由6個(gè)輸入變量，5個(gè)功能點(diǎn)組成，共11個(gè)變量，使用直接測(cè)試用例對(duì)網(wǎng)絡(luò)模型進(jìn)行訓(xùn)練。

使用一個(gè)覆蓋模型檢查PE狀態(tài)及其指令屬性，覆蓋模型由7個(gè)屬性組成：數(shù)據(jù)一的輸入屬性（dp1+tag）、數(shù)據(jù)二的輸入屬性（dp2+tag）、數(shù)據(jù)三的輸入屬性（dp3）、PE的配置狀態(tài)（op）、PE的輸出屬性（state），目的是生成覆蓋上述覆蓋模型的指令流。在指定貝葉斯網(wǎng)絡(luò)結(jié)構(gòu)后，使用數(shù)據(jù)樣本和相應(yīng)的覆蓋任務(wù)對(duì)其進(jìn)行訓(xùn)練。為此，根據(jù)使用的指令和生成的覆蓋任務(wù)構(gòu)建一個(gè)訓(xùn)練集，然后使用許多已知學(xué)習(xí)算法中的一種估計(jì)貝葉斯網(wǎng)絡(luò)參數(shù)（條件概率分布集）。訓(xùn)練完成的貝葉斯網(wǎng)絡(luò)模型如圖5所示，可以看出功能點(diǎn)State與4個(gè)輸入變量相關(guān)聯(lián)，分別為：Data1、H1、H2、Data2。

在評(píng)估階段，訓(xùn)練好的貝葉斯網(wǎng)絡(luò)可以通過(guò)后驗(yàn)概率確定期望覆蓋任務(wù)的指令。例如，在該模型中，指令是測(cè)試生成器中內(nèi)部繪制的可能結(jié)果的權(quán)重，可以為覆蓋節(jié)點(diǎn)（例如state）的某個(gè)bin計(jì)算指令節(jié)點(diǎn)（例如data1、data2、H1、H2）的后驗(yàn)概率分布，后者直接轉(zhuǎn)換為要寫(xiě)入測(cè)試生成器參數(shù)文件中的權(quán)重集，調(diào)整前后的激勵(lì)變量權(quán)重分布對(duì)比如圖6所示。

實(shí)驗(yàn)結(jié)果表明，使用CDG技術(shù)能夠?qū)崿F(xiàn)34個(gè)測(cè)試用例之后覆蓋100%的功能點(diǎn)，而用戶(hù)自定義的測(cè)試用例在60個(gè)測(cè)試用例之后才能實(shí)現(xiàn)功能點(diǎn)的全覆蓋[14-15]。使用CDG技術(shù)的測(cè)試用例數(shù)量與使用隨機(jī)測(cè)試用例技術(shù)的測(cè)試用例數(shù)量對(duì)比如圖7所示。該建模技術(shù)能夠有效實(shí)現(xiàn)覆蓋率的目標(biāo)，對(duì)難以覆蓋的情況更容易達(dá)到，覆蓋率可以實(shí)現(xiàn)更快收斂，節(jié)省了時(shí)間。

3 結(jié)語(yǔ)

本文提出了一種面向覆蓋的測(cè)試用例生成方法，實(shí)驗(yàn)結(jié)果表明，該建模技術(shù)利用節(jié)點(diǎn)的先驗(yàn)概率與后驗(yàn)概率，可以在毫不了解設(shè)計(jì)的情況下有目的地修正覆蓋率漏洞，達(dá)到覆蓋率快速收斂的效果。該建模技術(shù)能夠有效實(shí)現(xiàn)CDG的目標(biāo)，即邊界情況更容易覆蓋到，覆蓋率更容易收斂。本文研究為芯片的功能驗(yàn)證提供了切實(shí)可行的新思路，未來(lái)還可以繼續(xù)深入研究動(dòng)態(tài)貝葉斯網(wǎng)絡(luò)，即將時(shí)間對(duì)貝葉斯網(wǎng)絡(luò)結(jié)構(gòu)的影響考慮進(jìn)來(lái)，從而對(duì)隨機(jī)過(guò)程中的時(shí)間依賴(lài)性進(jìn)行建模。此外，可進(jìn)一步集成專(zhuān)家領(lǐng)域知識(shí)，確定貝葉斯網(wǎng)絡(luò)中的隱藏節(jié)點(diǎn)，精細(xì)化貝葉斯網(wǎng)絡(luò)結(jié)構(gòu)，從而實(shí)現(xiàn)覆蓋模型的不同路徑覆蓋，提高芯片隱藏漏洞發(fā)現(xiàn)幾率。

參考文獻(xiàn)：

[1] BERGERON J. Writing testbenches： functional verification? of HDL models[M]. Dordrecht： Kluwer Academic Publishers，2000.

[2] ANDREW P. Functional verification[M].Functional Verification Coverage Measurement and Analysis. 2004.

[3] CIEPLUCHA M. Metric-driven verification methodology with regression management[J]. Journal of Electronic Testing，2019，35（1）：101-110.

[4] GLENN S，MEIL G，RODRIGUEZ E，et al. Functional design verification for the PowerPC 601 microprocessor[C].Proceedings of 12th IEEE on VLSI Test Symposium，1994.

[5] KANTROWITZ M，NOACK L M. I'm done simulating; now what？ verification coverage analysis and correctness checking of the DECchip 21164 Alpha microprocessor[C].Proceedings of 33rd IEEE，Design Automation Conference，1996：325-330.

[6] MEYER，ANDREAS.Principles of functional verification[M]. Oxford： Newnes，2003.

[7] CHEN W，WANG L C，BHADRA J，et al. Simulation knowledge extraction and reuse in constrained random processor verification[C]. 2013 50th ACM/ EDAC/IEEEDesign Automation Conference，2013：1-6.

[8] GANAPATHY G，NARAYAN R，JORDEN G，et al. Hardware emulation for functional verification of K5[C].33rd Design Automation Conference，1996：315-318.

[9] STAATS M，GAY G，WHALEN M，et al. On the danger of coverage directed test case generation[J]. Macromolecules，2012，31（15）：409-424.

[10] GRINWALD R，HAREL E，ORGAD M，et al. User defined coverage——a tool supported methodology for design verification[C].California：Proceedings of the 35th Design Automation Conference，1998：158-165.

[11] WILE B， GOSS J C， ROESNER W.全面的功能驗(yàn)證[M].北京：機(jī)械工業(yè)出版社，2017.

[12] BOSE，MRINAL. Automatic bias generation for biased random instruction generation[C].Seoul： CEC2001： Congress on Evolutionary Computing，2001.

[13] TASIRAN S，F(xiàn)ALLAH F，CHINNERY D G，et al. A functional validation technique： biased-random simulation guided by observability-based coverage[C].19th International Conference on Computer Design， 2001：82-88.

[14] NATIV G，MITTENNAIER S，UR S，et al.Cost evaluation of coverage directed test generation for the IBM mainframe[C].Proceedings of International Test Conference，2001：793-802.

[15] UR S，YADIN Y.Micro-architecture coverage directed generation of test programs[C].Proceedings of the 36th Design Automation Conference，1999：175-180.

[16] MUSTAIN，BRIAN C.Correlation and Causation[J]. Science News，2013，121（24）：387.

[17] 周忠寶，董豆豆，周經(jīng)倫. 貝葉斯網(wǎng)絡(luò)在可靠性分析中的應(yīng)用[J].系統(tǒng)工程理論與實(shí)踐，2006，26（6）：95-100.

[18] PEARL J.Probabilistic reasoning in intelligent systems：network of plausible inference[M].San Francisco：Morgan Kaufmann Publishers，1988.

[19] RUPPERT，DAVID.Probabilistic networks and expert systems[J].Journal of the American Statistical Association，2001，96（456）：1524-1524.

[20] 譚國(guó)蘋(píng).含有隱藏變量的貝葉斯網(wǎng)絡(luò)的學(xué)習(xí)與應(yīng)用[D].北京：中央民族大學(xué)，2015.

[21] ZION K， STEVEN J E，WILTON S J E. Register file architecture optimization in a coarse-grained reconfigurable architecture[C].Proceedings of the 13th Annual IEEE Symposium on Field-Programmable Custom Computing Machines，2005：1-10.

[22] YANG C，LIU L B，WANG Y S，et al. Configuration approaches to enhance computing efficiency of coarse-grained reconfigurable array[J]. Journal of Circuits，Systems and Computers，2015，24（3）：1550043.

[23] GANGHEE L，SEOKHYUN L，KIYOUNG C，et al. Routing-aware application mapping considering steiner points for coarse-grained reconfigurable architecture[C].6th International Workshop on Applied Reconfigurable Computing，2010： 231-243.

（責(zé)任編輯：孫 娟）