王秀宇 徐江濤 高志遠(yuǎn) 聶凱明 高靜

摘 ?要：創(chuàng)新實(shí)踐教學(xué)對(duì)集成電路（IC）專業(yè)研究生人才培養(yǎng)極其重要。文章根據(jù)CMOS圖像傳感器像素與NMOS器件在結(jié)構(gòu)上的相似性，通過科教融合設(shè)計(jì)了創(chuàng)新實(shí)例用于IC工藝技術(shù)課的研究生教學(xué)，取得了較好的效果。該教學(xué)改革一方面激發(fā)了學(xué)生的學(xué)習(xí)興趣、調(diào)動(dòng)了他們自主學(xué)習(xí)該課的積極性，另一方面在創(chuàng)新實(shí)踐教學(xué)中加深了學(xué)生對(duì)該課基礎(chǔ)知識(shí)的理解，培養(yǎng)了他們的創(chuàng)新實(shí)踐能力。

關(guān)鍵詞：科教融合;IC工藝技術(shù);研究生教學(xué);創(chuàng)新實(shí)踐

中圖分類號(hào)：TN4;G643.2 文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：2096-4706（2021）14-0182-04

Abstract： Innovative practice teaching is very important for the cultivation of graduate students majoring in integrated circuit （IC）. According to the structural similarity between CMOS image sensor pixels and NMOS devices， this paper designs an innovative example through science and education integration， which is used in the graduate teaching of IC process technology course， and has achieved good results. On the one hand， the teaching reform has stimulated students’ interest in learning and mobilized their enthusiasm to study the course independently. On the other hand， it has deepened students’ understanding of the basic knowledge of the course and cultivated their innovative practice ability in innovative practice teaching.

Keywords： integration of science and education; IC process technology; postgraduate teaching; innovative practice

0 ?引 ?言

“新工科”建設(shè)行動(dòng)路線（“天大行動(dòng)”）明確指出：要大力發(fā)展大數(shù)據(jù)、智能制造和集成電路等新產(chǎn)業(yè)相關(guān)的新興工科專業(yè)和特色專業(yè)集群;培養(yǎng)造就一大批多樣化、創(chuàng)新型卓越工程科技人才，為我國產(chǎn)業(yè)發(fā)展和國際競(jìng)爭(zhēng)提供智力和人才支撐[1];而研究生創(chuàng)新人才培養(yǎng)和教學(xué)改革是“新工科”建設(shè)的重要組成部分，也是“天大行動(dòng)”的一個(gè)重要體現(xiàn)。本文針對(duì)集成電路（IC）專業(yè)研究生課程—IC工藝技術(shù)，從科教融合方面進(jìn)行教學(xué)改革，通過教學(xué)質(zhì)量提升以加強(qiáng)創(chuàng)新人才的培養(yǎng)。

IC是電子信息產(chǎn)品的核心和基石，沒有IC產(chǎn)業(yè)的支撐，信息化社會(huì)就失去了“根基”。因此，IC常被喻為電子整機(jī)設(shè)備的“心臟”、現(xiàn)代工業(yè)的“糧食”。IC制造工藝按摩爾定律快速發(fā)展，目前7 nm工藝已成熟并用于芯片生產(chǎn)。在臺(tái)積電（TSMC）和三星（Samsung）等先進(jìn)IC制造公司宣布5 nm和3 nm工藝即將成熟之際，2021年5月IBM公司宣布，采用環(huán)繞柵極晶體管（GAA）技術(shù)造出全球第一顆2 nm制程芯片的實(shí)驗(yàn)產(chǎn)品;在同樣的電力消耗下，其性能比7 nm工藝芯片高出45%，輸出同樣性能則功耗減少75%。由此可見，工藝技術(shù)節(jié)點(diǎn)減小對(duì)IC性能提高和發(fā)展具有重要的價(jià)值。IC制造行業(yè)被喻為高端制造的“皇冠明珠”，其技術(shù)代表著當(dāng)今世界微細(xì)加工的最高水平，因此IC制造工藝是一個(gè)國家高端制造能力的綜合體現(xiàn)，是各國高科技國力競(jìng)爭(zhēng)的戰(zhàn)略必爭(zhēng)制高點(diǎn)。

目前我國IC產(chǎn)業(yè)的14 nm工藝已量產(chǎn)，正研發(fā)7 nm工藝。與國際先進(jìn)技術(shù)相比，我國IC制造工藝技術(shù)還較落后，其根本原因是核心技術(shù)“受制于人”，而解決這一問題離不開技術(shù)創(chuàng)新和人才培養(yǎng)。由于IC是知識(shí)密集型行業(yè)，對(duì)從業(yè)人員的學(xué)歷要求較高，因此在加大海外IC高層次人才引進(jìn)的同時(shí)，本土IC專業(yè)研究生人才培養(yǎng)也極其重要，他們是推動(dòng)IC產(chǎn)業(yè)發(fā)展的主力軍。當(dāng)前IC工藝技術(shù)的研究生教學(xué)以專業(yè)基礎(chǔ)知識(shí)學(xué)習(xí)為主，雖然在課程中引入了一些當(dāng)前最先進(jìn)的IC制造工藝技術(shù)介紹（如10 nm以下CMOS器件結(jié)構(gòu)及工藝），但與之相應(yīng)的創(chuàng)新實(shí)踐教學(xué)仍是該課的薄弱環(huán)節(jié)，這顯然不利于“新工科”建設(shè)中研究生創(chuàng)新能力的培養(yǎng)。本文結(jié)合我們團(tuán)隊(duì)CMOS圖像傳感器（CIS）方面的國家級(jí)科研項(xiàng)目（如國家重點(diǎn)研發(fā)計(jì)劃課題“低電壓高量子效率微光探測(cè)器及陣列（2019YFB2204301）”和“二維/三維兼容的圖像傳感器設(shè)計(jì)與芯片測(cè)試驗(yàn)證（2019YFB2204302）”等），通過科教融合進(jìn)行創(chuàng)新實(shí)例設(shè)計(jì)探索，使之適用于IC工藝技術(shù)研究生教學(xué)，以培養(yǎng)學(xué)生的創(chuàng)新實(shí)踐能力。

1 ?CMOS器件及在IC工藝技術(shù)課中的地位

由于CMOS器件在功耗和集成度等方面優(yōu)于雙極型器件，在應(yīng)用市場(chǎng)上占主導(dǎo)地位，因此IC工藝技術(shù)課中的器件介紹通常以CMOS器件為主。

傳統(tǒng)的CMOS器件是平面（Planar）結(jié)構(gòu)晶體管，如圖1所示，它由PMOS和NMOS管構(gòu)成。IC芯片中包含大量的PMOS和NMOS管，其制備工藝常稱為CMOS工藝。當(dāng)器件特征尺寸低于25 nm時(shí)，平面結(jié)構(gòu)的P/NMOS器件面臨穩(wěn)定性和可靠性問題，無法滿足IC應(yīng)用要求。針對(duì)這一問題，鰭式結(jié)構(gòu)場(chǎng)效應(yīng)晶體管（FinFET）[2，3]改進(jìn)了柵對(duì)MOS管溝道的控制，減小了小尺寸MOS器件的短溝道效應(yīng)，降低了漏電流。2011年初英特爾公司（Intel）使用22 nm工藝首先推出了商業(yè)化FinFET[4]，Intel Core i7-3770之后的22 nm處理器均采用了FinFET技術(shù)。但是當(dāng)FinFET特征尺寸進(jìn)一步降低（<7 nm），再次面臨穩(wěn)定性和可靠性問題[5]。最近IBM公司推出了全球首創(chuàng)的2 nm芯片技術(shù)，該芯片通過環(huán)繞柵極晶體管結(jié)構(gòu)（GAA）[6]的設(shè)計(jì)解決了小尺寸MOS器件穩(wěn)定性和可靠性問題。

本課程選用Hong Xiao（蕭宏）編著的原版英文教材《Introduction to Semiconductor Manufacturing Technology》[7]。作者蕭宏曾作為高級(jí)制造工程師工作于摩托羅拉公司半導(dǎo)體公司，在奧斯汀社區(qū)大學(xué)講授過半導(dǎo)體制造技術(shù)，為IEEE會(huì)員和華美半導(dǎo)體協(xié)會(huì)終身會(huì)員，在IC制造工藝方面具有較高的學(xué)術(shù)水平和豐富的實(shí)踐經(jīng)驗(yàn)。該書是一本關(guān)于半導(dǎo)體工藝技術(shù)的優(yōu)秀教材，被全球多所著名大學(xué)微電子專業(yè)選為教材。與本科生所用教材（如硅集成電路工藝基礎(chǔ)）不同的是，該書并不強(qiáng)調(diào)很深的理論和數(shù)學(xué)知識(shí)，而是重點(diǎn)關(guān)注半導(dǎo)體關(guān)鍵加工技術(shù)概念的理解，因此比較適合作為研究生教材。該書繁體中文譯本被臺(tái)積電（TSMC）作為員工必讀培訓(xùn)教材。

基于研究生教學(xué)的IC工藝技術(shù)授課內(nèi)容主要由單項(xiàng)工藝、工藝集成和先進(jìn)CMOS工藝三部分組成[7]。此外，在授課時(shí)還將行業(yè)最新研究進(jìn)展和行業(yè)動(dòng)態(tài)引入IC工藝技術(shù)課中（如FinFET）以及邀請(qǐng)行業(yè)專家作報(bào)告，以培養(yǎng)學(xué)生國際化視野。該課中的先進(jìn)CMOS工藝體現(xiàn)為新材料（如SOI襯底、銅互聯(lián)和高/低k介質(zhì)等）和新工藝（如大馬士革工藝和介質(zhì)工藝等），器件結(jié)構(gòu)仍為平面結(jié)構(gòu)。但在課程學(xué)習(xí)后，由學(xué)生利用所學(xué)知識(shí)進(jìn)行的創(chuàng)新實(shí)踐較少，存在人才培養(yǎng)與創(chuàng)新實(shí)踐脫節(jié)的問題。針對(duì)這一問題，本文基于科教融合設(shè)計(jì)了創(chuàng)新實(shí)例用于研究生教學(xué)，彌補(bǔ)了IC工藝技術(shù)課創(chuàng)新實(shí)踐教學(xué)的不足。

2 ?基于科教融合CIS創(chuàng)新實(shí)例設(shè)計(jì)

CIS是攝像頭模組的核心器件，目前在汽車、安防監(jiān)控和智能手機(jī)等方面有著廣泛的應(yīng)用[8]。由于CIS是采用標(biāo)準(zhǔn)CMOS工藝制備，與IC工藝技術(shù)課關(guān)聯(lián)較密切，因此將與之有關(guān)的創(chuàng)新實(shí)例用于研究生教學(xué)，不僅能加深學(xué)生對(duì)所學(xué)知識(shí)的理解，同時(shí)還有助于培養(yǎng)學(xué)生的創(chuàng)新能力。

2.1 ?創(chuàng)新實(shí)例1—PD結(jié)構(gòu)CIS光敏單元設(shè)計(jì)

由于CIS能利用標(biāo)準(zhǔn)CMOS工藝，在一個(gè)芯片上集成一個(gè)相機(jī)系統(tǒng)的全部電路（包括像素、讀出放大器、模數(shù)轉(zhuǎn)換器、數(shù)字儲(chǔ)存器、驅(qū)動(dòng)控制器和數(shù)字信號(hào)處理器等）而不只是一個(gè)圖像傳感器，因此CIS常被稱為芯片上相機(jī)[9]，它在小型化和低功耗等方面是其他圖像傳感器所無法比擬的。目前CIS常采用4T-APS有源像素結(jié)構(gòu)（圖2），以便對(duì)光敏單元和像素電路進(jìn)行靈活設(shè)計(jì)[10]。圖2中4T-APS像素具有如下特點(diǎn)：（1）每個(gè)像素由4個(gè)晶體管構(gòu)成，分別為傳輸管（MTG）、復(fù)位管（MRST）、源跟隨器（MSF）和選通管（MSEL）;（2）光敏單元為光電二極管（PD）結(jié)構(gòu)，負(fù)責(zé)收集光生電荷;（3）浮空擴(kuò)散區(qū)FD（floating diffusion）為電荷-電壓轉(zhuǎn)換節(jié)點(diǎn);（4）PD與FD被傳輸管MTG隔開，其在結(jié)構(gòu)上與NMOS管相似（圖2），這里PD與FD分別相當(dāng)于NMOS管的源區(qū)和漏區(qū);（5）不同的是，NMOS管的源區(qū)和漏區(qū)在結(jié)構(gòu)上是對(duì)稱的，而PD與FD基于光電子收集和光電信號(hào)轉(zhuǎn)換的性能要求，在結(jié)構(gòu)上是不對(duì)稱的;在設(shè)計(jì)上通常PD面積大（獲得靈敏度高），F(xiàn)D面積小（獲得高轉(zhuǎn)換增益）。通過這一結(jié)構(gòu)差異性對(duì)比，使學(xué)生領(lǐng)悟到在用所學(xué)知識(shí)時(shí)解決實(shí)際工程問題時(shí)，需根據(jù)性能要求靈活變通。

本文以圖2中4T-APS為研究對(duì)象，進(jìn)行創(chuàng)新實(shí)例設(shè)計(jì)。4T-APS有源像素的性能指標(biāo)主要有量子效率、靈敏度、轉(zhuǎn)換增益、滿阱容量和動(dòng)態(tài)范圍等，影響這些性能參數(shù)的因素主要有PD/FD尺寸、光照強(qiáng)度、摻雜濃度和結(jié)深等?？捎肧entaurus TCAD軟件對(duì)設(shè)計(jì)的像素進(jìn)行仿真，獲得相關(guān)性能參數(shù)。該創(chuàng)新實(shí)例與NMOS器件在結(jié)構(gòu)上存在著關(guān)聯(lián)性，易于理解，并能用仿真軟件評(píng)價(jià)自己的設(shè)計(jì)，因此是可行的。由于圖2中PD與FD在結(jié)構(gòu)上與NMOS管的源區(qū)和漏區(qū)有差別，因此學(xué)生在對(duì)這一創(chuàng)新實(shí)例進(jìn)行練習(xí)時(shí)有利于培養(yǎng)創(chuàng)新思維。

2.2 ?創(chuàng)新實(shí)例2—PPD結(jié)構(gòu)CIS光敏單元設(shè)計(jì)

在圖2基礎(chǔ)上對(duì)PD進(jìn)行改進(jìn)，如圖3所示。在PD上方進(jìn)行p+摻雜（稱為p+鉗位層），形成鉗位光電二極管（PPD）[10]。該p+鉗位層設(shè)計(jì)有助于降低Si-SiO2界面缺陷引起的閃爍噪聲（1/f噪聲）。這里p+鉗位層屬于淺結(jié)離子注入，在進(jìn)行工藝設(shè)計(jì)時(shí)需考慮是采用B+離子還是采用BF2+離子，通過創(chuàng)新實(shí)踐練習(xí)有助于加深學(xué)生對(duì)所學(xué)IC工藝知識(shí)的理解。

在創(chuàng)新實(shí)踐教學(xué)中，基于相同的工藝參數(shù)可讓學(xué)生對(duì)實(shí)例1和實(shí)例2的像素仿真結(jié)果進(jìn)行對(duì)比分析，理解p+鉗位層的作用及性能差異性的原因;在進(jìn)行機(jī)理分析時(shí)，需用到半導(dǎo)體物理的相關(guān)知識(shí)。由于設(shè)計(jì)和仿真工作量較大，在對(duì)比分析研究中，可以團(tuán)隊(duì)的形式協(xié)作進(jìn)行;這一方面有利于得出正確的結(jié)論，另一方面還能培養(yǎng)團(tuán)隊(duì)協(xié)作精神。圖4是在實(shí)際教學(xué)中，一些學(xué)生對(duì)CIS像素仿真的結(jié)果，實(shí)現(xiàn)了創(chuàng)新實(shí)踐的預(yù)期目標(biāo)。

在實(shí)際教學(xué)引入創(chuàng)新實(shí)例后，發(fā)現(xiàn)學(xué)生能更加積極主動(dòng)地學(xué)習(xí)IC工藝技術(shù)課;不僅主動(dòng)查資料、在課堂上認(rèn)真聽講，而且課后問問題的同學(xué)較以前顯著增多，這表明學(xué)生在學(xué)習(xí)本課時(shí)，結(jié)合創(chuàng)新實(shí)例認(rèn)真思考了。

2.3 ?基于創(chuàng)新實(shí)例科學(xué)思維和批判性思維的培養(yǎng)

上述創(chuàng)新實(shí)例練習(xí)中，像素設(shè)計(jì)（PD/FD尺寸）、工藝參數(shù)（摻雜濃度和結(jié)深等）和工作條件（電壓、光照強(qiáng)度）與CIS性能（滿阱容量、靈敏度和轉(zhuǎn)換增益等）密切相關(guān)。例如，在PD設(shè)計(jì)時(shí)需考慮光照強(qiáng)度、曝光時(shí)間和阱容量之間的關(guān)系;對(duì)于高低、光強(qiáng)的寬動(dòng)態(tài)光照環(huán)境，PD面積及摻雜需折中考慮;PD摻雜濃度不能過高，否則復(fù)位時(shí)在≤3.3 V低壓下不易全耗盡，這些在設(shè)計(jì)時(shí)需辯證性思考。上述創(chuàng)新實(shí)例涉及半導(dǎo)體物理、光學(xué)和IC工藝等相關(guān)知識(shí)，要求在器件和工藝設(shè)計(jì)中能運(yùn)用科學(xué)思維和批判性思維進(jìn)行綜合考慮，以兼顧各種限制條件;只有這樣，在創(chuàng)新實(shí)踐時(shí)才能根據(jù)工程應(yīng)用條件進(jìn)行合理的分析和設(shè)計(jì)?？傊?，在IC工藝技術(shù)課中結(jié)合科研項(xiàng)目引入上述創(chuàng)新實(shí)例，有助于培養(yǎng)研究生的科學(xué)思維和批判性思維以及靈活應(yīng)變能力。

2.4 ?基于創(chuàng)新實(shí)例教學(xué)方法的改變

由于在授課過程中引入了創(chuàng)新實(shí)例，因此授課方法須做出相應(yīng)的改變。對(duì)于基礎(chǔ)知識(shí)，要求學(xué)生先按教材課下自學(xué)，然后在課堂上通過提問檢查自學(xué)效果、討論存在的問題，并進(jìn)行學(xué)習(xí)總結(jié)。由于本科階段已進(jìn)行IC工藝原理的學(xué)習(xí)，具有一定的基礎(chǔ)，因此研究生階段自學(xué)英文原版教材上的IC工藝技術(shù)基礎(chǔ)知識(shí)，是可行的。對(duì)于英文教材中有難度的知識(shí)點(diǎn)（如工藝集成），由老師引導(dǎo)完成，學(xué)生通過查資料、獨(dú)立思考和相互討論，掌握相關(guān)知識(shí)。通過創(chuàng)新實(shí)例中CIS像素與NMOS器件在結(jié)構(gòu)上的相似性，引導(dǎo)學(xué)生從器件結(jié)構(gòu)和制備工藝等方面進(jìn)行比較、思考，激發(fā)學(xué)生的學(xué)心興趣。教學(xué)實(shí)踐表明，在IC工藝技術(shù)教學(xué)中引入創(chuàng)新實(shí)例，不僅能使學(xué)生從被動(dòng)聽課轉(zhuǎn)變?yōu)橹鲃?dòng)思考學(xué)習(xí)，同時(shí)在創(chuàng)新實(shí)踐中還加深了學(xué)生對(duì)所學(xué)專業(yè)知識(shí)的理解，提高了學(xué)習(xí)效果。

3 ?結(jié) ?論

本文依托我們研究團(tuán)隊(duì)在CIS方面的科研項(xiàng)目，通過科教融合將創(chuàng)新實(shí)例引入研究生的IC工藝技術(shù)課，以提高課程質(zhì)量。所設(shè)計(jì)的創(chuàng)新實(shí)例與NMOS器件在結(jié)構(gòu)上相似，相關(guān)性強(qiáng)，并能通過Sentaurus TCAD軟件對(duì)設(shè)計(jì)的器件性能進(jìn)行仿真驗(yàn)證，因此是可行的。教學(xué)實(shí)踐表明，上述創(chuàng)新實(shí)例在實(shí)際教學(xué)中受到學(xué)生的歡迎，激發(fā)了學(xué)生學(xué)習(xí)的積極性。總之，基于科教融合在教學(xué)中引合適的創(chuàng)新實(shí)例，不僅有助于學(xué)生掌握扎實(shí)的專業(yè)基礎(chǔ)知識(shí)，同時(shí)還能培養(yǎng)他們的創(chuàng)新實(shí)踐能力。

參考文獻(xiàn)：

[1] 高教司.“新工科”建設(shè)行動(dòng)路線（“天大行動(dòng)”） [EB/OL].（2017-04-08）.http：//www.moe.gov.cn/s78/A08/moe_745/201704/t20170412_302427.html.

[2] KATARIA S，SANDHU P，BILANDI A，et al. STEALTH LIPOSOMES：A REVIEW [J].International Journal of Research in Ayurveda & Pharmacy，2011，2（5）：35-36.

[3] JURCZAK M，COLLAERT N，VELOSO A，et al. Review of FINFET technology [C]//2009 IEEE International SOI Conference. Foster City：IEEE，2009 ：1-4.

[4] LEE H J，RAMI S，RAVIKUMAR S，et al. Intel 22nm FinFET （22FFL） Process Technology for RF and mm Wave Applications and Circuit Design Optimization for FinFET Technology [C]//2018 IEEE International Electron Devices Meeting （IEDM）.IEEE，2018：316-319.

[5] PAL R S，SHARMA S，DASGUPTA S. Recent trend of FinFET devices and its challenges：A review [C]//2017 Conference on Emerging Devices and Smart Systems （ICEDSS），2017：150-154.

[6] NARENDAR V，SHREY，REDDY N K. Performance Enhancement of Multi-Gate MOSFETs Using Gate Dielectric Engineering [C]//2018 International Conference on Computing，Power and Communication Technologies（GUCON），2018：924-928.

[7] XIAO H. Introduction to Semiconductor Manufacturing Technology [M].Spie Press，2012.

[8] BIGAS M，CABRUJA E，F(xiàn)OREST J，et al. Review of CMOS image sensors [J].Microelectronics Journal，2005，37（5）：433-451.

[9] FOSSUM E R. CMOS image sensors：electronic camera-on-a-chip [J].IEEE Transactions on Electron Devices，1997，44（10）：1689-1698.

[10] FOSSUM E R，HONDONGWA D B. A Review of the Pinned Photodiode for CCD and CMOS Image Sensors [J].IEEE Journal of the Electron Devices Society，2014，2（3）：33-43.

作者簡(jiǎn)介：王秀宇（1978—），男，漢族，安徽阜陽人，副教授，博士，研究方向：微電子與固體電子教學(xué)科研。