田金朋 王碩培 時(shí)東霞? 張廣宇?

1)(中國(guó)科學(xué)院物理研究所,北京 100190)

2)(中國(guó)科學(xué)院大學(xué)物理科學(xué)學(xué)院,北京 100190)

3)(松山湖材料實(shí)驗(yàn)室,東莞 523808)

基于二維材料的場(chǎng)效應(yīng)晶體管在超大規(guī)模集成技術(shù)方面具有非常大的應(yīng)用潛力,因此開(kāi)發(fā)高性能的短溝道二維半導(dǎo)體場(chǎng)效應(yīng)晶體管是構(gòu)建超大規(guī)模集成的必經(jīng)之路.對(duì)于二維材料,獲得10 nm 以下溝道長(zhǎng)度的二維半導(dǎo)體晶體管難度較大,目前很少有穩(wěn)定制備亞10 nm 二維半導(dǎo)體晶體管的方法.本文使用石墨烯作為接觸材料,氮化硼作為間隔,可以穩(wěn)定制備垂直短溝道二硫化鉬場(chǎng)效應(yīng)晶體管.基于此方法,制備了8 nm 氮化硼間隔的垂直短溝道二硫化鉬場(chǎng)效應(yīng)晶體管.該器件展現(xiàn)出良好的開(kāi)關(guān)特性,在不同的源漏電壓下其開(kāi)關(guān)比大于107;同時(shí)關(guān)態(tài)電流小于100 fA/μm,對(duì)源漏直接隧穿效應(yīng)有很好的抑制作用.此外,該方法同樣適用于其他二維半導(dǎo)體短溝道晶體管的制備,為快速篩選出可適用于超大規(guī)模集成的二維材料提供了一種有效途徑.

1 引言

硅基互補(bǔ)型金屬氧化物半導(dǎo)體晶體管技術(shù)已達(dá)到5 nm 以下技術(shù)節(jié)點(diǎn),而由于晶體管的柵極靜電調(diào)控需要大幅減小溝道厚度以保持其所需性能,使得對(duì)晶體管的進(jìn)一步縮放變得越來(lái)越困難[1].隨著加工技術(shù)的提高,場(chǎng)效應(yīng)晶體管(field effect transistor,FET)的最終溝道厚度有可能在 1 nm以下,然而對(duì)于三維材料而言,當(dāng)厚度降到5 nm以下時(shí),將可能出現(xiàn)短溝道效應(yīng)(short-channel effect,SCE),其材料本身粗糙度和界面效應(yīng)導(dǎo)致的載流子散射將會(huì)使晶體管的遷移率嚴(yán)重下降[2-4].SCE 指晶體管在溝道縮短后造成的偏離長(zhǎng)溝道晶體管特性的現(xiàn)象,包括接觸電阻占比增大、漏致勢(shì)壘降低(drain barrier lowering,DIBL)和源漏直接隧穿等.而二維(two-dimensional,2D)材料,例如以二硫化鉬(MoS2)為代表的過(guò)渡金屬硫族化合物,具有原子級(jí)厚度(約0.6 nm)且表面沒(méi)有懸掛鍵,這些天然的優(yōu)勢(shì)可以有效免疫SCE,被認(rèn)為是延續(xù)摩爾定律的備選溝道材料之一[3,5-7].

自從2011 年Radisavljevic 等[8]報(bào)道第一個(gè)二硫化鉬場(chǎng)效應(yīng)晶體管(MoS2-FET)以來(lái),對(duì)高性能MoS2晶體管的探索就從未停止過(guò).2016 年Desai 等[9]報(bào)道了1 nm 柵極長(zhǎng)度MoS2晶體管,他們利用1 nm 直徑金屬性單壁碳納米管作為晶體管的柵極調(diào)控雙層MoS2,其結(jié)果顯示MoS2對(duì)SCE 具有很強(qiáng)的免疫力.目前已報(bào)道制備MoS2短溝道晶體管的方法有很多,例如用石墨烯納米縫隙作為溝道[10,11]、電子束曝光[12,13]、局部相變[14]、Bi2O3納米縫隙[15]、納米線作為掩膜[16-19]等.但這些方法得到的溝道長(zhǎng)度或溝道位置隨機(jī)性大、不穩(wěn)定,且難以推廣到其他2D 半導(dǎo)體或用于規(guī)?；苽涠虦系谰w管.另一方面,有采用垂直晶體管加工方法制備MoS2短溝道晶體管,通常使用金作為垂直溝道晶體管的接觸材料,但出現(xiàn)了嚴(yán)重的SCE,其關(guān)態(tài)電流明顯增大并且開(kāi)關(guān)比急劇降低[20].

我們采用石墨烯作為接觸材料、以氮化硼(BN)作為間隔加工垂直短溝道MoS2-FET.該晶體管展現(xiàn)出良好的開(kāi)關(guān)特性,在不同的源漏電壓下,其開(kāi)關(guān)比大于107,關(guān)態(tài)電流小于100 fA/μm,對(duì)源漏直接隧穿效應(yīng)有很好的抑制作用.此外,本文制備垂直短溝道MoS2-FET 的方法可以用于穩(wěn)定制備其他2D 半導(dǎo)體短溝道晶體管,快速篩選對(duì)SCE具有抑制作用和適合制備高性能FET 的2D 材料.

2 垂直溝道晶體管制備過(guò)程

實(shí)驗(yàn)上,首先在SiO2(300 nm)襯底上機(jī)械剝離兩個(gè)石墨烯(石墨烯A 和石墨烯B)和薄層氮化硼(BN-A 和BN-B),再用干法轉(zhuǎn)移撿起石墨烯A并轉(zhuǎn)移到薄層BN-A 上形成石墨烯A/BN-A 異質(zhì)結(jié)(圖1(b)).接著用電子束光刻曝光和反應(yīng)離子束刻蝕(reactive ion etching,RIE)光刻膠未覆蓋的區(qū)域以形成邊界對(duì)齊的石墨烯A/BN-A 異質(zhì)結(jié)(圖1(c)).接下來(lái)采用干法轉(zhuǎn)移的方法把石墨烯A/BN-A 轉(zhuǎn)移到石墨烯B 上,并與石墨烯B 的邊界錯(cuò)開(kāi)(圖1(d)).之后用濕法轉(zhuǎn)移的方法把化學(xué)氣相沉積生長(zhǎng)在藍(lán)寶石襯底上的MoS2轉(zhuǎn)移到石墨烯A/BN-A/石墨烯B 異質(zhì)結(jié)上,并覆蓋石墨烯A/BN-A 對(duì)齊的邊界處(圖1(e)).然后干法轉(zhuǎn)移頂柵BN-B 到MoS2上,并覆蓋石墨烯A/BN-A對(duì)齊的邊界處(圖1(f)).最后用電子束光刻曝光出器件的柵極和源漏電極部分,再用電子束蒸發(fā)(e-beam evaporation)沉積3/30 nm 的Ti/Au 作為接觸電極(圖1(g)).

3 垂直短溝道晶體管的結(jié)構(gòu)測(cè)量與分析

圖2(a)是短溝道FET 的結(jié)構(gòu)示意圖,其中石墨烯A 與石墨烯B 作為FET 的源極和漏極,BN-B做為晶體管的柵介電層.石墨烯的接觸金屬和頂柵電極是3/30 nm Ti/Au.BN-A 隔在石墨烯A和石墨烯B 之間,使晶體管源漏不相連,而源漏中間被BN 隔開(kāi)的MoS2部分(圖2(a)紅色虛線方框)為該晶體管的溝道區(qū)域,其長(zhǎng)度為間隔在兩個(gè)石墨烯之間BN-A 的厚度.圖2(b)展示了該8 nm垂直短溝道晶體管的光學(xué)顯微鏡圖,白色虛線方框部分為頂柵BN-B,紅色方框部分為間隔BN-A.該短溝道器件的間隔BN 厚度約為8 nm(圖2(c)),頂柵BN-B 介電層厚度約為 15 nm,該8 nm 溝道晶體管器件的溝道寬度W=2 μm.由于在刻蝕石墨烯A/BN-A 時(shí)會(huì)伴隨著B(niǎo)N 的橫向刻蝕,刻蝕后的BN 邊界并不是嚴(yán)格垂直,從上到下會(huì)有一個(gè)傾角,該傾角約為38°(圖2(d)),所以該短溝道晶體管的溝道長(zhǎng)度L約為13 nm.

圖2 8 nm 垂直短溝道MoS2-FET 結(jié)構(gòu)(a)垂直短溝道晶體管的結(jié)構(gòu)示意圖,紅色虛線方框部分為晶體管垂直溝道區(qū)域;(b)短溝道器件光學(xué)顯微鏡圖;(c)間隙BN-A 的原子力顯微鏡測(cè)量圖,間隙BN 厚度約為8 nm;(d)刻蝕后氮化硼斜面截面透射電子顯微鏡圖,頂切角度為38°Fig.2.Structure of 8 nm vertical short-channel MoS2-FET:(a)Structure diagram of the vertical short-channel transistor,the red dotted box is the vertical channel region of the transistor;(b)optical microscope image of short-channel devices;(c)atomic force microscope image of spacer BN-A with a thickness is about 8 nm;(d)transmission electron microscope image of BN cross-section after etching,and the top-cut angle is 38°.

4 垂直短溝道晶體管電學(xué)表征

分別對(duì)8 nm 溝道MoS2晶體管的轉(zhuǎn)移特性、輸出特性、石墨烯與MoS2之間的接觸電阻、以及是否存在DIBL 和源漏直接隧穿等進(jìn)行了系列表征和分析.

4.1 垂直短溝道晶體管的轉(zhuǎn)移特性

圖3(a)展示了 8 nm 溝道MoS2晶體管的轉(zhuǎn)移特性曲線.該短溝道器件在不同源漏電壓下表現(xiàn)出良好的開(kāi)關(guān)特性,其開(kāi)關(guān)比大于107,關(guān)態(tài)電流IOFF＜100 fA/μm,在VDS=0.1 V 時(shí)開(kāi)態(tài)電流達(dá)到3.3 μA/μm(對(duì)應(yīng)載流子濃度n約為6.4×1012cm-2).該短溝道晶體管同時(shí)展現(xiàn)出了良好的亞閾值特性,其亞閾值擺幅SS=dVGS/d(lgIDS)=0.4 V/dec.有效場(chǎng)效應(yīng)遷移率表達(dá)式為

圖3 8 nm 垂直溝道MoS2 晶體管電學(xué)表征(a)不同源漏電壓VDS 下的轉(zhuǎn)移特性曲線IDS-VGS,亞閾值擺幅(SS)約為0.4 V/dec;(b)傳輸特性曲線IDS-VDS;(c)晶體管閾值電壓Vth 隨源漏電壓VDS 的變化;(d)亞閾值擺幅隨源漏電壓VDS 的變化Fig.3.Electrical characteristics of 8 nm vertical channel MoS2 transistor:(a)Transfer characteristic curve IDS-VGS with different VDS,subthreshold swing(SS)is about 0.4 V/dec;(b)output characteristic curve IDS-VDS;(c)threshold voltage Vth as a function of VDS;(d)subthreshold swing as a function of VDS.

其中Co為介電層的單位電容,W和L分別為晶體管的溝道寬度和長(zhǎng)度,計(jì)算所得有效遷移率約為0.3 cm2·V-1·s-1(VDS=0.02 V).該8 nm 晶體管計(jì)算所得有效遷移率相對(duì)長(zhǎng)溝道器件有效遷移率(86 cm2·V-1·s-1,圖4)偏低,這是由于在短溝道情況下接觸電阻的占比增大[11,15].

圖4 7 μm 長(zhǎng)溝道器件轉(zhuǎn)移特性曲線Fig.4.Transfer characteristics curve of the 7 μm channel length transistor.

4.2 垂直短溝道晶體管的輸出特性

圖3(b)展示了8 nm 晶體管的輸出特性曲線IDS-VDS,可以看到在不同的柵壓VGS下,源漏電流IDS隨著源漏電壓VDS線性增加,說(shuō)明石墨烯和MoS2之間是很好的歐姆接觸.通常在金屬蒸鍍過(guò)程中,高能的金屬分子和團(tuán)簇轟擊MoS2表面,有可能在接觸區(qū)域造成缺陷,出現(xiàn)費(fèi)米面釘扎,導(dǎo)致接觸電阻增加[21].與蒸鍍金屬不同,在該8 nm晶體管的制備中,MoS2是轉(zhuǎn)移到石墨烯上,石墨烯和MoS2之間的接觸是范德瓦耳斯接觸,具有良好的歐姆接觸,沒(méi)有因金屬直接在MoS2表面蒸鍍?cè)斐删Ц衿茐亩霈F(xiàn)費(fèi)米釘扎的問(wèn)題.但是該器件中,由于BN 介電層的調(diào)節(jié)能力有限導(dǎo)致載流子濃度不高,接觸電阻比較大,造成開(kāi)態(tài)電流小并且遷移率較低.

4.3 垂直短溝道晶體管閾值電壓隨源漏電壓的變化

當(dāng)晶體管源漏距離縮短,源極電壓的增加會(huì)直接影響源極和溝道之間接觸勢(shì)壘的高度和寬度,造成閾值電壓隨源漏電壓的增加而逐漸減小,被稱為DIBL,是SCE 的一種[1].圖3(c)是8 nm晶體管閾值電壓Vth隨源漏電壓的變化關(guān)系,隨著源漏電壓的增加,閾值電壓逐漸減小.DIBL 可以表示為

4.4 垂直短溝道晶體管亞閾值擺幅隨源漏電壓的變化

源漏直接隧穿效應(yīng)是指當(dāng)晶體管溝道長(zhǎng)度縮短到很小時(shí),溝道中的電場(chǎng)強(qiáng)度很大、勢(shì)壘變窄,這時(shí)源極和漏極之間載流子會(huì)穿過(guò)接觸勢(shì)壘和溝道直接發(fā)生隧穿.該隧穿電流在亞閾值區(qū)域表現(xiàn)為關(guān)態(tài)電流上升和亞閾值擺幅增加[22,23].圖3(d)是8 nm 晶體管亞閾值擺幅隨源漏電壓的變化,可以看到隨著源漏電壓的增加,亞閾值擺幅只是輕微的有所增加,由0.4 V/dec(VDS=0.02 V)增加到0.45 V/dec(VDS=0.1 V),并且關(guān)態(tài)電流并沒(méi)有明顯增加.這說(shuō)明該8 nm 晶體管在亞閾值區(qū)域沒(méi)有出現(xiàn)明顯的源漏直接隧穿效應(yīng),這得益于我們使用了石墨烯作為晶體管的源漏接觸.和金屬接觸相比,石墨烯在Dirac 點(diǎn)附近有更快的載流子濃度的衰減,所以在亞閾值區(qū)域其電流衰減更快[24],同時(shí)抑制了隧穿電流的產(chǎn)生.

5 總結(jié)

用BN 作為溝道間隙,制備了石墨接觸的間隙為8 nm 的垂直短溝道MoS2-FET.該晶體管展現(xiàn)出了良好的開(kāi)關(guān)性能,VDS=0.1 V 時(shí)的開(kāi)態(tài)電流達(dá)到3.3 μA/μm,而關(guān)態(tài)電流IOFF＜100 fA,開(kāi)關(guān)比大于107,亞閾值擺幅SS=0.4 V/dec.從輸出特性曲線可以看出,該石墨接觸的短溝道器件展現(xiàn)了良好的歐姆接觸.計(jì)算DIBL為4.5,表明該短溝道器件表現(xiàn)出了SCE,而由于我們采用石墨烯作為接觸材料,在不同源漏電壓下器件的亞閾值擺幅和關(guān)態(tài)電流的變化很小,說(shuō)明該短溝道器件沒(méi)有源極到漏極的直接隧穿,有效抑制了源漏直接隧穿效應(yīng).此外我們制備垂直短溝道MoS2-FET 的方法同樣適用于制備其他2D 半導(dǎo)體短溝道晶體管.該方法具有高穩(wěn)定性和重復(fù)性,為2D 材料短溝道晶體管的制備提供了一種有效加工途徑,同時(shí)可以快速篩選對(duì)SCE 具有抑制作用和適合制備高性能FET 的2D 材料.