將EDA技術(shù)引入計(jì)算機(jī)硬件基礎(chǔ)課的探討

方 維

摘要:EDA技術(shù)的快速發(fā)展,對(duì)計(jì)算機(jī)硬件基礎(chǔ)課程的教學(xué)提出了更高的要求,傳統(tǒng)的教學(xué)內(nèi)容和教學(xué)模式面臨著極大的挑戰(zhàn)。本文結(jié)合計(jì)算機(jī)專業(yè)的特點(diǎn),總結(jié)了將EDA技術(shù)應(yīng)用于教學(xué)改革中的實(shí)際經(jīng)驗(yàn)和體會(huì)。

關(guān)鍵詞EDA技術(shù);硬件基礎(chǔ)課;教學(xué)改革

中圖分類號(hào):G642文獻(xiàn)標(biāo)識(shí)碼:B

1引言

在計(jì)算機(jī)科學(xué)技術(shù)飛速發(fā)展的今天,EDA技術(shù)帶來(lái)了全新的硬件設(shè)計(jì)理念與結(jié)構(gòu)體系,其應(yīng)用領(lǐng)域越來(lái)越廣泛。歐美國(guó)家工科大學(xué)普遍要求計(jì)算機(jī)專業(yè)學(xué)生必須掌握一種硬件描述語(yǔ)言,國(guó)家教委指導(dǎo)委員會(huì)提議:“EDA技術(shù)是電子技術(shù)類教學(xué)改革的重要方向”。作為計(jì)算機(jī)學(xué)科的硬件基礎(chǔ)課程,“電路與電子學(xué)”、“數(shù)字邏輯與數(shù)字系統(tǒng)”的教學(xué)內(nèi)容,應(yīng)有意識(shí)地將EDA技術(shù)和PLD器件納為教學(xué)計(jì)劃,將EDA工具貫穿整個(gè)教學(xué)過(guò)程,這樣才能保證教學(xué)內(nèi)容緊跟前沿技術(shù)的發(fā)展,有利于培養(yǎng)學(xué)生創(chuàng)新能力與綜合素質(zhì)。

2重構(gòu)教學(xué)內(nèi)容

EDA技術(shù)分為三個(gè)層次,如圖1所示。將EDA技術(shù)引入教學(xué)內(nèi)容時(shí),必須按照此層次循序漸進(jìn),與之相應(yīng)的課程體系結(jié)構(gòu)如圖2所示。當(dāng)完成該課程體系的學(xué)習(xí)及相關(guān)實(shí)驗(yàn)后,學(xué)生應(yīng)該能掌握現(xiàn)代計(jì)算機(jī)系統(tǒng)設(shè)計(jì)原理和方法,具備熟練應(yīng)用相關(guān)軟硬件工具的能力。要在學(xué)時(shí)不變甚至減少的硬件基礎(chǔ)課教學(xué)中引入EDA技術(shù),就必須根據(jù)專業(yè)學(xué)科的特點(diǎn),在傳統(tǒng)內(nèi)容與新技術(shù)、理論教學(xué)與課堂實(shí)踐中進(jìn)行優(yōu)化側(cè)重,對(duì)教學(xué)內(nèi)容進(jìn)行重構(gòu)。

(1) 重構(gòu)“電路與電子學(xué)”(大一下學(xué)期)。

計(jì)算機(jī)專業(yè)“電路與電子學(xué)”教學(xué)內(nèi)容的廣度、難度可以比電子工程專業(yè)稍弱,但如果加大EDA的教學(xué)內(nèi)容,則同樣可以提升學(xué)生的電路設(shè)計(jì)能力。因此,課堂教學(xué)刪除了部分傳統(tǒng)內(nèi)容,去掉了支路電流法、回路電流法、三相電路、半導(dǎo)體器件導(dǎo)電原理、反饋的方框圖計(jì)算法;精簡(jiǎn)了阻容耦合放大電路(包括多級(jí)放大)、小信號(hào)動(dòng)態(tài)圖解法、差分電路分析等內(nèi)容。

根據(jù)專業(yè)特點(diǎn),相應(yīng)加強(qiáng)了直接耦合放大電路、電流源電路和系統(tǒng)穩(wěn)定性的教學(xué)內(nèi)容。此外,增加了20學(xué)時(shí)的Multisim仿真及電路設(shè)計(jì)實(shí)驗(yàn)課,學(xué)生在課余時(shí)間完成設(shè)計(jì)和仿真驗(yàn)證,在有限的實(shí)驗(yàn)室課時(shí)內(nèi)只進(jìn)行硬件的接線、調(diào)試工作,這樣既節(jié)約了課時(shí),又提高了學(xué)生的動(dòng)手能力。EDA技術(shù)與傳統(tǒng)硬件實(shí)驗(yàn)相結(jié)合,提供了一種全新的實(shí)驗(yàn)教學(xué)體系。通過(guò)訓(xùn)練,學(xué)生基本掌握了設(shè)計(jì)-仿真―實(shí)際的現(xiàn)代模擬電路設(shè)計(jì)方法,為下一步可編程邏輯器件的學(xué)習(xí)打下基礎(chǔ)。

(2) 重構(gòu)“數(shù)字邏輯與數(shù)字系統(tǒng)”(大二上學(xué)期)

隨著技術(shù)的進(jìn)步,90%以上電子產(chǎn)品采用了數(shù)字技術(shù),這個(gè)領(lǐng)域的一般教科書都因摩爾定律而縮短了它的適用期。因此,“數(shù)字邏輯與數(shù)字系統(tǒng)”課程必須舍棄一些陳舊內(nèi)容用以講授新知識(shí)、新方法。課堂教學(xué)刪除了門電路、555電路、中規(guī)模集成芯片和觸發(fā)器的內(nèi)部電路、狀態(tài)化簡(jiǎn)、編碼技巧、異步時(shí)序、可編程器件PLA、PAL、GAL應(yīng)用等內(nèi)容;精簡(jiǎn)了卡諾圖和布爾代數(shù)化簡(jiǎn)等傳統(tǒng)手工設(shè)計(jì)方法。

教學(xué)中始終強(qiáng)調(diào)外部邏輯功能和時(shí)序特性的描述與分析,突出EDA技術(shù)和數(shù)字邏輯功能模塊的設(shè)計(jì),增加了數(shù)字系統(tǒng)的設(shè)計(jì)與優(yōu)化、可編程邏輯器件CPLD/FPGA的原理與應(yīng)用、有限狀態(tài)機(jī)理論等內(nèi)容。在教學(xué)中以邏輯代數(shù)與VHDL語(yǔ)言并行為基礎(chǔ),依據(jù)整體“自頂向下”,細(xì)節(jié)“自底向上”的教學(xué)模式。整個(gè)課程中的用例多取自于計(jì)算機(jī)基本邏輯部件,如譯碼器、運(yùn)算器、移位器、計(jì)數(shù)器,直到存儲(chǔ)器、控制器,最后給出數(shù)字系統(tǒng)的實(shí)例―CPU的邏輯構(gòu)成。通過(guò)該課程的學(xué)習(xí),初步建立了CPU的設(shè)計(jì)理念,為將來(lái)“組成原理與結(jié)構(gòu)”、硬核嵌入式系統(tǒng)(ARM、MIPS)、軟核嵌入式系統(tǒng)(NiosII)的學(xué)習(xí)奠定基礎(chǔ)。

為鞏固基礎(chǔ)知識(shí),實(shí)踐教學(xué)首先安排中小規(guī)模集成芯片的應(yīng)用性實(shí)驗(yàn),而不是簡(jiǎn)單驗(yàn)證,如用三態(tài)門構(gòu)成總線,用譯碼器設(shè)計(jì)端口尋址電路,用74LS163、74LS148及七段發(fā)光二極管實(shí)現(xiàn)計(jì)數(shù)顯示電路等。之后,安排基于EDA技術(shù)的邏輯功能模塊的設(shè)計(jì),如用FPGA/CPLD實(shí)現(xiàn)譯碼器、加法器、計(jì)數(shù)器監(jiān)視電路等。為進(jìn)一步培養(yǎng)學(xué)生的實(shí)踐能力和創(chuàng)新能力,在大二結(jié)束的小學(xué)期里,安排有三周的課程設(shè)計(jì),要求用EDA技術(shù)完成五個(gè)綜合性實(shí)驗(yàn),包括頻率計(jì)、電子鐘、鍵盤掃描電路、交通信號(hào)燈控制器和數(shù)字音樂(lè)播放器。實(shí)踐課都是開(kāi)放式的實(shí)驗(yàn)環(huán)境,可自主選擇器件,實(shí)現(xiàn)設(shè)計(jì)方案,改變了計(jì)算機(jī)硬件基礎(chǔ)課“按圖接線、查線排故、測(cè)看結(jié)果”的實(shí)驗(yàn)過(guò)程。此外,嚴(yán)格的實(shí)驗(yàn)驗(yàn)收制度及考核標(biāo)準(zhǔn),如考核工具是否熟練使用,設(shè)計(jì)方案是否靈活多變等,都有效減少了設(shè)計(jì)抄襲現(xiàn)象的發(fā)生。

3EDA教學(xué)點(diǎn)設(shè)置

EDA技術(shù)所涉及的內(nèi)容較多,對(duì)于計(jì)算機(jī)專業(yè)的學(xué)生,學(xué)習(xí)掌握軟件工具的能力很強(qiáng),EDA工具的使用只需要給學(xué)生相關(guān)內(nèi)容的PPT即可,不用額外花費(fèi)課時(shí)講解。但是,如何根據(jù)專業(yè)學(xué)科特點(diǎn),在有限的課堂教學(xué)中將EDA技術(shù)合理切入到理論教學(xué)中,使兩者有機(jī)地融為一體卻是至關(guān)重要的。

(1)Pspice/Multisim仿真平臺(tái)切入到“電路與電子學(xué)”課程

通常,在理論教學(xué)完成一段時(shí)間后才會(huì)有相應(yīng)的實(shí)驗(yàn)教學(xué),這樣導(dǎo)致學(xué)生當(dāng)時(shí)在課堂上被激發(fā)出的興趣及靈感逐漸消退。在“電路與電子學(xué)”課堂中及時(shí)切入EDA仿真平臺(tái),既可以增加學(xué)生對(duì)知識(shí)的感性認(rèn)識(shí),活躍課堂氣氛,又能夠?qū)⒔虒W(xué)中的難點(diǎn)用直觀的圖形和曲線表述,降低教學(xué)難度,加深對(duì)理論概念的理解,起到了事半功倍的作用。在該課程中,仿真平臺(tái)的切入點(diǎn)有以下四處:

第一,在直流分析中通過(guò)EDA仿真平臺(tái)確定戴維南等效電路。首次介紹Pspice/Multisim時(shí),應(yīng)當(dāng)讓學(xué)生對(duì)仿真軟件產(chǎn)生極大的興趣,可以在講仿真的前一次課中埋下伏筆,布置一道有難度的課后習(xí)題,使學(xué)生先進(jìn)行分析。上課時(shí)使用EDA仿真,當(dāng)瞬間分析出戴維南等效電阻和端口開(kāi)路電壓時(shí),學(xué)生們都非常驚奇。此后,當(dāng)遇到難題,或?qū)Υ鸢府a(chǎn)生疑問(wèn)時(shí),利用EDA工具仿真就成為了習(xí)慣。當(dāng)然,仿真軟件絕不能代替理論分析,要求作業(yè)中必須有分析步驟就可以保證這一點(diǎn)。

第二,根據(jù)我校的特色,考慮到通信系統(tǒng)中諧振電路的重要性,在交流分析中,仿真了諧振頻率特性曲線,幫助學(xué)生理解掌握品質(zhì)因數(shù)、帶寬、諧振頻率三者之間的關(guān)系。

第三,在放大電路一章中,利用EDA仿真軟件易于改變電路參數(shù)值的特點(diǎn),觀察電路在不同靜態(tài)工作點(diǎn)下產(chǎn)生的非線性失真。實(shí)踐證明,雖然教學(xué)內(nèi)容精簡(jiǎn)了小信號(hào)動(dòng)態(tài)圖解法的理論分析,但學(xué)生依然能很清楚地掌握電路參數(shù)的變化對(duì)放大性能的影響。

第四,仿真RC正弦波振蕩器電路,觀察輸出由小到大起振并穩(wěn)定在某一幅值的全過(guò)程,觀察反饋電阻Rf對(duì)輸出波形的影響。若Rf值稍大,電路不起振或振幅較小;Rf值稍小,則出現(xiàn)非線性失真。這種直觀的圖形加深了學(xué)生對(duì)信號(hào)發(fā)生電路的理解和對(duì)運(yùn)放構(gòu)成的非線性應(yīng)用的認(rèn)識(shí)。

(2)VHDL/QuartusII 切入“數(shù)字邏輯與數(shù)字系統(tǒng)”課程

在計(jì)算機(jī)專業(yè)領(lǐng)域,通過(guò)FPGA/CPLD完成運(yùn)算器、存儲(chǔ)器、控制器、直到基本模型機(jī)的設(shè)計(jì)已成為趨勢(shì)。因此EDA技術(shù)切入“數(shù)字邏輯與數(shù)字系統(tǒng)”課程的關(guān)鍵在于硬件描述語(yǔ)言VHDL的講解與應(yīng)用。

首先,合理安排課堂教學(xué)內(nèi)容的順序。將硬件描述語(yǔ)言VHDL一章的講解放置在時(shí)序電路之后,可編程邏輯器件FPGA/CPLD之前進(jìn)行,以便將硬件描述語(yǔ)言與硬件電路緊密聯(lián)系起來(lái),硬軟連貫,互相借鑒,利于兩者之間的自然過(guò)渡。

其次,教學(xué)中應(yīng)強(qiáng)調(diào)VHDL語(yǔ)言與軟件編程語(yǔ)言的本質(zhì)差異。計(jì)算機(jī)專業(yè)學(xué)生在經(jīng)過(guò)大一整學(xué)年C語(yǔ)言的嚴(yán)格編程訓(xùn)練后,都具備良好的編程習(xí)慣,在進(jìn)行VHDL的語(yǔ)法教學(xué)時(shí),學(xué)生很容易理解接受,但反過(guò)來(lái),又容易造成兩種語(yǔ)言中某些語(yǔ)法的混淆。在教學(xué)中必須強(qiáng)調(diào)VHDL語(yǔ)言與軟件編程語(yǔ)言的兩點(diǎn)本質(zhì)差異:其一是VHDL語(yǔ)言的描述不能脫離硬件電路,要對(duì)所描述的硬件功能有通徹理解,如時(shí)序、響應(yīng)順序、電平高低、狀態(tài)序列等。課堂中適當(dāng)給出與VHDL語(yǔ)言對(duì)應(yīng)的硬件電路圖,有助于說(shuō)明信號(hào)賦值與變量賦值區(qū)別等一些難點(diǎn)問(wèn)題;其二是語(yǔ)句的執(zhí)行順序,VHDL結(jié)構(gòu)體中、多個(gè)進(jìn)程之間是并行語(yǔ)句,即同一時(shí)刻電路的不同部分可同時(shí)運(yùn)行,而C語(yǔ)言的執(zhí)行順序與書寫順序一致,一個(gè)時(shí)刻只有一條指令在執(zhí)行。

最后,精心選擇在VHDL講解時(shí)所引用的具體案例。為保證在后續(xù)專業(yè)課程中能用最新技術(shù)完成CPU硬件的設(shè)計(jì)要求,在講解VHDL時(shí)應(yīng)以計(jì)算機(jī)的邏輯功能部件為核心,所設(shè)計(jì)的部件可以直接為后續(xù)“組成原理”課程使用。如設(shè)計(jì)加法器、三態(tài)控制寄存器、移位器、數(shù)控分頻器、節(jié)拍脈沖發(fā)生器、FIFO、控制器等。此外,在課堂教學(xué)中,競(jìng)爭(zhēng)冒險(xiǎn)一節(jié)內(nèi)容理論性強(qiáng),與實(shí)際相脫離,學(xué)生不容易理解。引入EDA技術(shù)后,就必須強(qiáng)調(diào)使用QuartusII的時(shí)序仿真檢查設(shè)計(jì)中所有的時(shí)鐘、清零和置數(shù)等關(guān)鍵信號(hào)是否出現(xiàn)毛刺,并設(shè)法消除毛刺,以確保系統(tǒng)按設(shè)計(jì)意圖正常工作。可以在VHDL設(shè)計(jì)中加入D觸發(fā)器,將毛刺信號(hào)加在D輸入端,只要毛刺不出現(xiàn)在時(shí)鐘的有效邊沿,觸發(fā)器輸出就不會(huì)對(duì)系統(tǒng)產(chǎn)生危害。通過(guò)在課堂上用QuartusII對(duì)消除冒險(xiǎn)現(xiàn)象前后的兩次時(shí)序仿真,學(xué)生能夠?qū)ζ骷膶?shí)際工作性能進(jìn)行預(yù)估,并基本掌握了在工程中如何消除冒險(xiǎn)的方法,彌補(bǔ)了純理論教學(xué)的缺憾。

4結(jié)束語(yǔ)

人才培養(yǎng)不能脫離科技進(jìn)步和時(shí)代背景,高校的教學(xué)內(nèi)容、教學(xué)理念、教學(xué)模式應(yīng)是發(fā)展變化的,能反映當(dāng)今技術(shù)的發(fā)展,并注重基礎(chǔ)性和先進(jìn)性的統(tǒng)一。實(shí)踐證明,將EDA技術(shù)引入計(jì)算機(jī)硬件基礎(chǔ)課程,極大地提高了學(xué)生的工程實(shí)踐能力、培養(yǎng)了綜合創(chuàng)新精神,同時(shí)也更有利于對(duì)基礎(chǔ)理論的理解與吸收,有助于以較高的起點(diǎn)支撐后續(xù)的專業(yè)課程。

參考文獻(xiàn):

[1] 朱幼蓮,翟麗芳,黃成. 數(shù)字電路課程的教學(xué)改革與實(shí)踐[J]. 江蘇技術(shù)師范學(xué)院學(xué)報(bào),2005,11(4):67-70.

[2] 潘松,潘明. 數(shù)字電子技術(shù)基礎(chǔ)[M]. 北京:科學(xué)出版社,2008.