朱少華, 梁鑒如

(上海工程技術(shù)大學(xué)電子電氣工程學(xué)院, 上海 201620)

1 引 言

近年來(lái),隨著集成電路市場(chǎng)的不斷擴(kuò)大,芯片的需求量也日趨增大。由于芯片的功能需求越來(lái)越多,集成度越來(lái)越高,尺寸不斷減小,導(dǎo)致芯片的制造工藝越來(lái)越復(fù)雜,芯片的某些重要參數(shù)在制造過(guò)程中會(huì)受到一些因素的影響,從而導(dǎo)致芯片良率的下降,增加芯片的生產(chǎn)成本。因此,如何提高芯片的良率使芯片平均成本降低成為一個(gè)重要問(wèn)題。為了保證芯片出貨的良率,測(cè)試成為集成電路的重要一環(huán)。芯片制造受到工藝的影響,一些重要參數(shù)會(huì)有一定偏差,因此在自動(dòng)化測(cè)試設(shè)備(ATE)測(cè)試時(shí),需要通過(guò)trim code 進(jìn)行微調(diào)。

需要復(fù)測(cè)的情況有以下兩種: 1)可能存在測(cè)試機(jī)異常導(dǎo)致測(cè)試的電壓或電流不合格,需要進(jìn)行復(fù)測(cè),如果沒(méi)有改進(jìn)算法,此時(shí)OTP 也會(huì)被重復(fù)燒寫(xiě),讓原本可能PASS 的芯片真正失效。2)混料時(shí)也會(huì)存在重復(fù)測(cè)的情況。

文獻(xiàn)[1]介紹了全搜索的算法,編程時(shí)從000 依次搜索到111,找出最接近target 的trim code,這種算法程序比較簡(jiǎn)短,但是對(duì)每個(gè)trim code 都要測(cè)量電壓值,測(cè)試時(shí)間較長(zhǎng),不利于降低成本。文獻(xiàn)[1,2]介紹了一種新穎的算法,認(rèn)為相鄰兩個(gè)trim code 之間的trim step 差值近似相同,測(cè)量值與trim step 有相當(dāng)好的線性關(guān)系,算出初次測(cè)量值與target 值之間的trim step 個(gè)數(shù),然后進(jìn)行燒寫(xiě)。文獻(xiàn)[1,2]中提出的算法只能用于可重復(fù)燒寫(xiě)的修調(diào)電路,而且由于trim step 并不是完全線性的,有可能受工藝影響,造成線性度很差。OTP 燒寫(xiě)的特性導(dǎo)致芯片在復(fù)測(cè)時(shí),再次燒寫(xiě)OTP 會(huì)由于誤燒寫(xiě)導(dǎo)致芯片失效,因此需要改進(jìn)燒寫(xiě)策略,進(jìn)而提高芯片的良率。

對(duì)已經(jīng)燒寫(xiě)的修調(diào)位重復(fù)燒寫(xiě)會(huì)造成芯片失效,需要改進(jìn)修調(diào)算法避免這種情況,從而在復(fù)測(cè)時(shí)不會(huì)因OTP 重復(fù)燒寫(xiě)造成芯片失效。本文基于ATE 自動(dòng)化測(cè)試平臺(tái)提出了一種改進(jìn)的OTP 燒寫(xiě)trim code 的算法,針對(duì)OTP 存儲(chǔ)單元不能重復(fù)燒寫(xiě)的特性,通過(guò)修調(diào)算法的改進(jìn),使得測(cè)試時(shí)避開(kāi)已經(jīng)進(jìn)行OTP 燒寫(xiě)的芯片,避免重復(fù)燒寫(xiě)。

2 修調(diào)技術(shù)

2.1 修調(diào)原理

在芯片生產(chǎn)制造過(guò)程中,受到工藝偏差等各種因素的影響,芯片的某些重要參數(shù)實(shí)際值與設(shè)計(jì)期望值有偏差。因此在設(shè)計(jì)芯片時(shí)加入了修調(diào)電路對(duì)參數(shù)進(jìn)行修調(diào),使其符合spec 上的要求。如果沒(méi)有trim修調(diào),不符合參數(shù)的芯片只能被剔除,降低芯片的良率,造成芯片資源的浪費(fèi)與生產(chǎn)成本的增加[3]。

對(duì)于芯片基準(zhǔn)電壓的修調(diào),主要通過(guò)增加電阻來(lái)微調(diào)電壓值。集成電路芯片的主要修調(diào)技術(shù)就是通過(guò)對(duì)串聯(lián)電阻網(wǎng)絡(luò)進(jìn)行修調(diào),增大或減小電阻網(wǎng)絡(luò)的阻值從而改變相應(yīng)的參數(shù)[4]。

如Fig.1 所示是一個(gè)電阻網(wǎng)絡(luò)。實(shí)際生產(chǎn)導(dǎo)致實(shí)際電阻值偏大或者偏小,為了使生產(chǎn)好的芯片內(nèi)部電阻符合設(shè)計(jì)要求的精確阻值,可以通過(guò)修調(diào)改變開(kāi)關(guān)狀態(tài),使電阻串聯(lián)或者短路,從而改變總電阻的大小[5]。

2.2 OTP 修調(diào)

Fig.1 為OTP 修調(diào)原理示意圖,包含了內(nèi)嵌存儲(chǔ)單元修調(diào)電路,每一個(gè)電阻都有一個(gè)MOS 管與它并聯(lián),MOS 管的導(dǎo)通與關(guān)斷是通過(guò)嵌入在芯片中的存儲(chǔ)單元的一位存入1 或0 來(lái)控制的,常用的存儲(chǔ)單元有OTP、EEPROM 等[6]。OTP 為One Time Programmable 存儲(chǔ)單元,只可以進(jìn)行一次編程,編程后就不能再修改,否則會(huì)造成芯片功能失效。

普通寄存器在掉電的時(shí)候數(shù)據(jù)就會(huì)丟失,而OTP 存儲(chǔ)單元寫(xiě)數(shù)據(jù)時(shí),即使掉電數(shù)據(jù)也會(huì)保留。芯片測(cè)試完成后肯定是要掉電的,因此需要用到OTP 存儲(chǔ)單元。相比于EEPROM,OTP 需要引入TPAD 修調(diào)點(diǎn),制造工藝相對(duì)簡(jiǎn)單,而且開(kāi)關(guān)的尺寸也對(duì)修調(diào)精度影響較小。

Fig.1 Schematic diagram of the modulation principle

3 芯片分析

Fig.2 為芯片測(cè)試電路圖,采用OWI 協(xié)議通信。VDD 為芯片供電電源,PDIS 為芯片失能端,通過(guò)TEST?MUX?PAD 測(cè)試VREF 電壓,VREF 電壓目標(biāo)值Target 為807 mV。Table 2、Table 3 為芯片的寄存器表。芯片燒寫(xiě)OTP 步驟如下:

1)進(jìn)入one-wire 通信模式;

2)使能影子寄存器(TM〈20〉=1),開(kāi)啟基準(zhǔn)電壓修調(diào)(TM〈3〉=1),測(cè)試寄存器使能(TM〈14〉=1);

3)設(shè)置V1=5 V,測(cè)試TEST?MUX?PAD,根據(jù)Trim table 計(jì)算出最優(yōu)的code。

Table 1 Register table

Table 2 Adjustment register table

Fig.2 Circuit diagram of chip test

Fig.3 Relationship of chip tuning

4 修調(diào)算法

4.1 全局搜索算法

傳統(tǒng)算法只適用于可以重復(fù)燒寫(xiě)的修調(diào)電路,例如EEPROM。得到芯片的預(yù)期設(shè)計(jì)值后,通過(guò)trim修調(diào)單元,從芯片的修調(diào)初始值0000-1111 依次搜索,測(cè)量出16 個(gè)狀態(tài)所對(duì)應(yīng)的值來(lái)找出修調(diào)步長(zhǎng)。

全局搜索的算法是對(duì)每個(gè)trim 狀態(tài)進(jìn)行測(cè)量,將會(huì)大大增加測(cè)試時(shí)間。因此,文獻(xiàn)[2]改進(jìn)了此算法,可以降低測(cè)試時(shí)間。文獻(xiàn)[2]認(rèn)為由于trim 電路中電阻的特殊性可以保證相鄰的步長(zhǎng)s 之間的差值近似相同,通過(guò)測(cè)量100 顆芯片發(fā)現(xiàn)每個(gè)trim 狀態(tài)所對(duì)應(yīng)的值與s 之間呈近似線性關(guān)系。文獻(xiàn)[2]基于這種關(guān)系測(cè)量code 值為0000 和0111 所對(duì)應(yīng)的值T0與T7,得出步長(zhǎng)值

從而可以求出從T0到目標(biāo)值Ttarget所需要的步進(jìn)值

4.2 改進(jìn)算法

傳統(tǒng)方法基于可重復(fù)燒寫(xiě)的存儲(chǔ)單元,在芯片的原始狀態(tài)測(cè)試參數(shù)偏差,計(jì)算得出修正值,然后寫(xiě)入存儲(chǔ)單元。

改進(jìn)算法借鑒基于可重復(fù)燒寫(xiě)的存儲(chǔ)單元的基礎(chǔ)上改進(jìn)算法,使其適應(yīng)OTP 存儲(chǔ)單元。改進(jìn)算法:1)判斷芯片是否燒寫(xiě)過(guò)OTP;2)計(jì)算出修正值后,先寫(xiě)入寄存器中,測(cè)試是否合格,如不合格就微調(diào)修正值,再次寫(xiě)入寄存器中并測(cè)試之;3)直到合格后再寫(xiě)入OTP。改進(jìn)算法可以解決以下問(wèn)題:1)由于電路非線性影響,計(jì)算的修正值可能仍有偏差,而OTP 已經(jīng)寫(xiě)過(guò)無(wú)法更改;2)由于測(cè)試環(huán)境、混料等原因需要再次對(duì)芯片進(jìn)行測(cè)試時(shí),無(wú)法避免重復(fù)燒寫(xiě)OTP,造成芯片失效。

如Fig.3 所示為芯片的修調(diào)關(guān)系,芯片參考電壓設(shè)計(jì)值Ttarget=807 mV。根據(jù)文獻(xiàn)[2]的算法測(cè)試得到修調(diào)步進(jìn)s=4 mV。

修調(diào)過(guò)程如下:

1)運(yùn)行pattern,使用capture 功能抓取寄存器的值中可修調(diào)位的值,并記錄。將抓取的寄存器值轉(zhuǎn)換為十進(jìn)制,記為Rreg。

2)設(shè)置芯片需要的條件,使芯片處于相應(yīng)的工作狀態(tài),測(cè)試相關(guān)管腳的電氣參數(shù),得到實(shí)測(cè)值,記為T(mén)test。根據(jù)是否在可修調(diào)范圍判斷芯片是否失效。

3)若Ttest大于等于目標(biāo)值Ttarget,計(jì)算需要的十進(jìn)制code,即

若Ttest小于目標(biāo)值Ttarget,計(jì)算需要的十進(jìn)制code,即

式中floor 為向下取整函數(shù),得到不大于自變量的最大整數(shù)。

4)若Rreg=0,將step 步數(shù)dcode轉(zhuǎn)換成二進(jìn)制trim code,執(zhí)行5);若Rreg≠0,step 步數(shù)為

將dcode轉(zhuǎn)換成二進(jìn)制trim code,執(zhí)行6)。

5)將trim code 寫(xiě)到reg?pattern 中的可修調(diào)位(寄存器可修調(diào)位),運(yùn)行reg?pattern,并測(cè)量管腳的電氣參數(shù),判斷當(dāng)前值是否在設(shè)計(jì)的target 范圍內(nèi)。因?yàn)檫\(yùn)行reg?pattern 只是將trim code 寫(xiě)入到寄存器中,下電不會(huì)保存。因此若沒(méi)有在target 范圍內(nèi),微調(diào)trim code 值,將新的trim code 寫(xiě)到reg?pattern 中。

6)將trim code 的值寫(xiě)入到OTP?pattern 中,設(shè)置只讀模式。

7)運(yùn)行OTP?pattern,先寫(xiě)OTP KEY 進(jìn)入OTP 燒寫(xiě)模式,再燒寫(xiě)trim code。下電之后再次上電,測(cè)量管腳的電氣參數(shù),不在target 范圍內(nèi)判斷為芯片失效。Fig.4 所示為詳細(xì)的流程圖。

Fig.4 Flow chart of improved algorithm

5 實(shí)驗(yàn)數(shù)據(jù)分析

為了驗(yàn)證該算法的準(zhǔn)確性,根據(jù)上文所表述的修調(diào)算法,在測(cè)試機(jī)Chroma3380 上編寫(xiě)出相應(yīng)的程序,測(cè)試8000 顆die。將所有的die 分成兩批,首先使用常規(guī)的方法直接進(jìn)行OTP 燒寫(xiě),然后再使用所提出的算法測(cè)試,其結(jié)果分別如Fig.5、Fig.6 所示。

Fig.5 Test results of wafer NO.1

Fig.6 Test results of wafer NO.2

Table 3 Test results

如Fig.5、Fig.6 所示,PRE?VREF 為修調(diào)前的VREF 電壓,POST?VREF 為OTP 燒寫(xiě)后的VREF 電壓。由圖可見(jiàn),使用這兩種方法進(jìn)行OTP 修調(diào)都可以成功。但常規(guī)的燒寫(xiě)算法良率低于改進(jìn)的燒寫(xiě)算法。如Table 3 所示,Wafer NO.1 使用常規(guī)算法測(cè)試了4000 顆die,有161 顆die 在測(cè)試結(jié)束之后VREF電壓偏大或者偏小,芯片失效,良率95.98%;Wafer NO.2 使用改進(jìn)算法測(cè)試了4000 顆,良率為100%。這是由于OTP 只能進(jìn)行一次燒寫(xiě),且常規(guī)算法算出的trim code 不一定是最佳值,導(dǎo)致復(fù)測(cè)時(shí)超標(biāo),重復(fù)燒寫(xiě)造成芯片失效,良率下降。

如Table 4 所示,列出了兩種算法測(cè)試的5 顆die 的VREF 電壓測(cè)試時(shí)間。由表可見(jiàn)常規(guī)方法的測(cè)試時(shí)間約為170 ms,而采用改進(jìn)算法測(cè)試時(shí)間約為200 ms,可以看出改進(jìn)算法的測(cè)試時(shí)間比常規(guī)方法多了30 ms,但是相比于提高的良率,增加30 ms 的測(cè)試時(shí)間是完全可以接受的。

Table 4 Comparison of test time

6 結(jié) 論

與傳統(tǒng)的修調(diào)相比,基于OTP 芯片的trim 修調(diào)算法可以進(jìn)行復(fù)測(cè),提高測(cè)試良率。改進(jìn)了測(cè)試算法,減少了測(cè)試的失效率,且測(cè)試時(shí)間僅多了30 ms。在保證測(cè)試時(shí)間的情況下,大大提高了測(cè)試良率。通過(guò)對(duì)8000 顆die 測(cè)試驗(yàn)證了所提出算法的準(zhǔn)確性。